电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

M85049/4A26A1

产品描述Circular MIL Spec Strain Reliefs & Adapters
产品类别连接器    连接器支架   
文件大小174KB,共2页
制造商Glenair
官网地址http://www.glenair.com/
下载文档 详细参数 全文预览

M85049/4A26A1概述

Circular MIL Spec Strain Reliefs & Adapters

M85049/4A26A1规格参数

参数名称属性值
Reach Compliance Codecompliant
连接器支架类型CONNECTOR ACCESSORY
制造商序列号M85049/4
Base Number Matches1

文档预览

下载PDF文档
AS85049/4 Style 1
Straight Environmental Backshell
Finish
X
= Nickel Fluorocarbon Polymer
Z
= Zinc Nickel
CONNECTOR DESIGNATOR:
C
MIL-DTL-22992 Classes C, J and R
A
= Black Anodize
W
= Cadmium, Olive Drab
Y
= Pure Dense
Electrodeposited Aluminum
M85049/4
Basic
Part Number
W
10
A
Type
A
or
B
1
Style 1
B
Dash Number
(Table II)
APPLICATION NOTES
1.
2.
3.
4.
For complete dimensions see the applicable Military Specification.
Metric dimensions (mm) are in parentheses.
Cable Range is defined as the accommodation range for the wire bundle or
cable. Dimensions shown are not intended for inspection criteria.
Approximate chain lengths: Dash No. 01-12 = 5.0 (127.0); Dash No. 13-29 =
6.0 (152.4).
© 2013 Glenair, Inc.
Dimensions in inches (millimeters) and are subject to change without notice.
U.S. CAGE Code 06324
Printed in U.S.A.
GLENAIR, INC.
1211 AIR WAY
GLENDALE, CA 91201-2497
818-247-6000
FAX 818-500-9912
www.glenair.com
B-7
E-Mail: sales@glenair.com
AS85049
关于应用程序与驱动程序如何动态传递数据?
定义: #define IO_OPEN_COM CTL_CODE(FILE_DEVICE_COMSPY,0x080A,METHOD_BUFFERED, \ FILE_ANY_ACCESS) 想用下面传递串口号"\\??\\COM1" DeviceIoControl(m_hDevice, IO_OPE ......
fewcome 嵌入式系统
verilog语法错误请指正!
`timescale 100ps/100psmodule buffer_blocking (out, in); input in; output out; parameter DELAY1 = 103; parameter DELAY2 = 103; always @(in) #DELAY1 out = #DELAY2 in;//这个地 ......
eeleader FPGA/CPLD
版主 没动静了?
版主咋么没动静了,对这产品很关注啊!...
superdianzifans DIY/开源硬件专区
MSP430 ADC12
Curr_Volt = caltmp >> 12; //Curr_Volt = caltmp / 2^n ptr = Curr_Volt / 100; //Hex->Dec变换 t1 = Curr_Volt - (ptr * 100); ptr = ......
zhoupinhua 微控制器 MCU
【FPGA设计问题】关于时序与组合逻辑
module reg4(clk,rstn,d,q); input d; input clk; input rstn; output q; reg q;always @(rstn or clk) q<=(~rstn)?0:d; endmodule组合与时序应该是数字领域一个最基本的 ......
eeleader FPGA/CPLD
有个想法,关于英文资料
根据xiaoxif在单片机版块谈的一些感想,在26楼,https://bbs.eeworld.com.cn/thread-87805-3-1.html 突然冒出一个想法,事实上很多好的资料都是英文的,所以想在EEWORLD成立一个技术文献小组 ......
小娜 模拟电子

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 906  699  1702  1521  273  55  49  21  11  7 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved