CPLD - Complex Programmable Logic Devices CPLD - MAX 7000 512 Macro 212 IOs
参数名称 | 属性值 |
是否Rohs认证 | 不符合 |
厂商名称 | Intel(英特尔) |
包装说明 | BGA, BGA256,20X20,50 |
Reach Compliance Code | compliant |
ECCN代码 | 3A991 |
其他特性 | 512 MACROCELLS; 32 LABS; CONFIGURABLE I/O OPERATION WITH 2.5 OR 3.3 |
最大时钟频率 | 163.9 MHz |
系统内可编程 | YES |
JESD-30 代码 | S-PBGA-B256 |
JESD-609代码 | e0 |
JTAG BST | YES |
长度 | 27 mm |
湿度敏感等级 | 3 |
专用输入次数 | |
I/O 线路数量 | 212 |
宏单元数 | 512 |
端子数量 | 256 |
最高工作温度 | 70 °C |
最低工作温度 | |
组织 | 0 DEDICATED INPUTS, 212 I/O |
输出函数 | MACROCELL |
封装主体材料 | PLASTIC/EPOXY |
封装代码 | BGA |
封装等效代码 | BGA256,20X20,50 |
封装形状 | SQUARE |
封装形式 | GRID ARRAY |
峰值回流温度(摄氏度) | 220 |
电源 | 2.5/3.3,3.3 V |
可编程逻辑类型 | EE PLD |
传播延迟 | 5.5 ns |
认证状态 | Not Qualified |
座面最大高度 | 2.3 mm |
最大供电电压 | 3.6 V |
最小供电电压 | 3 V |
标称供电电压 | 3.3 V |
表面贴装 | YES |
技术 | CMOS |
温度等级 | COMMERCIAL |
端子面层 | Tin/Lead (Sn/Pb) |
端子形式 | BALL |
端子节距 | 1.27 mm |
端子位置 | BOTTOM |
处于峰值回流温度下的最长时间 | 30 |
宽度 | 27 mm |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved