电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

A42MX16-1PLG84

产品描述FPGA - Field Programmable Gate Array MX
产品类别可编程逻辑器件    可编程逻辑   
文件大小7MB,共142页
制造商Microsemi
官网地址https://www.microsemi.com
标准
下载文档 详细参数 全文预览

A42MX16-1PLG84在线购买

供应商 器件名称 价格 最低购买 库存  
A42MX16-1PLG84 - - 点击查看 点击购买

A42MX16-1PLG84概述

FPGA - Field Programmable Gate Array MX

A42MX16-1PLG84规格参数

参数名称属性值
是否Rohs认证符合
厂商名称Microsemi
包装说明QCCJ,
Reach Compliance Codecompliant
其他特性ALSO OPERATES AT 5V SUPPLY
最大时钟频率108 MHz
CLB-Max的组合延迟2.4 ns
JESD-30 代码S-PQCC-J84
JESD-609代码e3
长度29.3116 mm
湿度敏感等级3
可配置逻辑块数量1232
等效关口数量24000
端子数量84
最高工作温度70 °C
最低工作温度
组织1232 CLBS, 24000 GATES
封装主体材料PLASTIC/EPOXY
封装代码QCCJ
封装形状SQUARE
封装形式CHIP CARRIER
峰值回流温度(摄氏度)245
可编程逻辑类型FIELD PROGRAMMABLE GATE ARRAY
认证状态Not Qualified
座面最大高度4.572 mm
最大供电电压3.6 V
最小供电电压3 V
标称供电电压3.3 V
表面贴装YES
技术CMOS
温度等级COMMERCIAL
端子面层Matte Tin (Sn)
端子形式J BEND
端子节距1.27 mm
端子位置QUAD
处于峰值回流温度下的最长时间40
宽度29.3116 mm
Base Number Matches1

文档预览

下载PDF文档
Revision 11
40MX and 42MX FPGA Families
Features
High Capacity
Single-Chip ASIC Alternative
3,000 to 54,000 System Gates
Up to 2.5 kbits Configurable Dual-Port SRAM
Fast Wide-Decode Circuitry
Up to 202 User-Programmable I/O Pins
5.6 ns Clock-to-Out
250 MHz Performance
5 ns Dual-Port SRAM Access
100 MHz FIFOs
7.5 ns 35-Bit Address Decode
HiRel Features
Commercial, Industrial, Automotive,
Temperature Plastic Packages
and
Military
Commercial, Military Temperature, and MIL-STD-883
Ceramic Packages
QML Certification
Ceramic Devices Available to DSCC SMD
Mixed-Voltage Operation (5.0V or 3.3V for core and
I/Os), with PCI-Compliant I/Os
Up to 100% Resource Utilization and 100% Pin Locking
Deterministic, User-Controllable Timing
Unique In-System Diagnostic and Verification Capability
with Silicon Explorer II
Low Power Consumption
IEEE Standard 1149.1 (JTAG) Boundary Scan Testing
Ease of Integration
High Performance
Product Profile
Device
Capacity
System Gates
SRAM Bits
Logic Modules
Sequential
Combinatorial
Decode
Clock-to-Out
SRAM Modules
(64x4 or 32x8)
Dedicated Flip-Flops
Maximum Flip-Flops
Clocks
User I/O (maximum)
PCI
Boundary Scan Test (BST)
Packages (by pin count)
PLCC
PQFP
VQFP
TQFP
CQFP
PBGA
A40MX02
3,000
295
9.5 ns
147
1
57
44, 68
100
80
A40MX04
6,000
547
9.5 ns
273
1
69
44, 68, 84
100
80
A42MX09
14,000
348
336
5.6 ns
348
516
2
104
84
100, 160
100
176
A42MX16
24,000
624
608
6.1 ns
624
928
2
140
84
100, 160, 208
100
176
A42MX24
36,000
954
912
24
6.1 ns
954
1,410
2
176
Yes
Yes
84
160, 208
176
A42MX36
54,000
2,560
1,230
1,184
24
6.3 ns
10
1,230
1,822
6
202
Yes
Yes
208, 240
208, 256
272
May 2012
© 2012 Microsemi Corporation
i
求大神帮助凌阳单片机如何拓展
我做了一个基于凌阳单片机的语音问答系统,请问我还能网哪方面拓展一下,使我的内容更加丰富。 ...
武阳 编程基础
在VC2005,用WINCE 5.0 ppc模拟时如何使BUTTON透明?
我用一个WIN CE下的CBUTTONST类在EVC4.0下模拟可以是BUTTON背景透明,但在VC2005,用WINCE 5.0 ppc模拟的时候,却无法透明,请问要怎么处理? ...
old60 嵌入式系统
RS232-DB9 和 RJ45应用在设备数据传输串口中有什么优缺点,优先选择谁?
现在一些测量设备都需要与电脑连接,需要数据输入自动化,便于数据库管理,在这些设备上采用RS232-DB9的串口居多,但也有使用电话线RJ45的水晶头端口输出,请问这两种口有何本质性的区别?请高手告之, ......
beifenggood 嵌入式系统
Xilinx的CPLD芯片烧写问题
各位大侠,今日小弟将程序烧写到CPLD中,第一次烧写是成功的,可是第二次烧写的时候就烧写不进去了,它给的提示是“impact:583 The idcode read from the device does not match the idcode in ......
ckwangwei FPGA/CPLD
【发布】JTAG调试在台式机上一切正常,笔记本就不行了!
是否因为笔记本LPT口驱动能力不足?我已经将BIOS里面并口设为ECP模式,我的笔记本并口外接其他外设也正常。在JTAG适配器里面看到有个EXTPOWER预留口,外加5V也不行。 在台机上,不论并口是 ......
helyboy_1999 微控制器 MCU
在导出SDK时出现错误,请大虾指教!
我用的是PB4.2,在系统定制完成,并编译成功后,想导出SDK, 但是的导出时出现了错误: FCIAddFile() failed: code 1 Failed to create cabinet file in folder: E:\WINCE420\PUBL ......
bbyyjjj 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2665  2279  1044  1204  1998  38  6  41  14  57 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved