电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

ASD355-N

产品描述Silicon epitaxial planar type
产品类别分立半导体    二极管   
文件大小58KB,共2页
制造商FORMOSA
官网地址http://www.formosams.com/
下载文档 详细参数 全文预览

ASD355-N概述

Silicon epitaxial planar type

ASD355-N规格参数

参数名称属性值
Reach Compliance Codeunknow
ECCN代码EAR99
Base Number Matches1
等了很久的Cyclone V SoC开始出货了,同步推出开发套件
开发套件最大的用途之一,就是作为参考设计了[font=新宋体][size=4][color=#000000][backcolor=white][/backcolor][/color][/size][/font][p=20, null, left][font=新宋体][size=4][color=#000000][backcolor=white]套件包括Altera SoC EDS,采用了Alter...
wstt FPGA/CPLD
IAP升级程序 的探讨
不知道大家是怎么处理IAP程序升级问题的,其基本的方式又是怎样的?我个人的思路是参考了u-boot与linux的方式,不知道有没有更好的实现过程!...
daicheng 嵌入式系统
STM32F10 中文参考资料
初来乍到,跟大家分享STM32F10 的中文参考资料...
bingdongshijian stm32/stm8
有谁i2c写过zlg7290的吗?
求程序包,zlg的这个文件简直看不懂...
citymoon 微控制器 MCU
晒货+我的开发板
此内容由EEWORLD论坛网友xiyue521原创,如需转载或用于商业用途需征得作者同意并注明出处...
xiyue521 测评中心专版
两段verilog代码比较
[code]always(posedge CLOCK)case(i)0:if(C1 == 8) begin C1 <= 4’ d0; i <= i + 1’ b1; endelse begin reg1 <= reg1 + 1’ b1; C1 <= C1 + 1’ b1; endendcasealways(posedge CLOCK)case(i)0,1,2,3,4,5,6,7:beginreg1...
白丁 FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 614  666  773  1061  1690 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved