STA559BW
5 V, 2 A, 2.1 channel high-efficiency digital audio system
Sound Terminal®
Datasheet
-
production data
Audio presets:
– 15 preset crossover filters
– 5 preset anti-clipping modes
– Preset night-time listening mode
Individual channel soft/hard mute
Independent channel volume and DSP bypass
PowerSSO-36
with exposed pad down (EPD)
2-channel I²S input data interface
Input and output channel mapping
Automatic invalid-input detect Mute
Automatic zero-detect mute
Features
Wide-range supply voltage, 4.5 V to 16 V
Three power output configurations:
– 2 channels of ternary PWM (2 x 3 W into
4
at 5 V) + PWM output
– 2 channels of ternary PWM (2 x 3 W into
4
at 5 V) + ternary stereo line-out
– 2.1 channels of binary PWM (left, right,
LFE) (2 x 0.7 W + 1 x 3 W into 4
at 5 V)
(2 x 1.4 W + 1 x 6 W into 2
at 5 V)
FFX with 100-dB SNR and dynamic range
Selectable 32- to 192-kHz input sample rates
I²C control with selectable device address
Digital gain/attenuation +48 dB to -80 dB with
0.5-dB/step resolution
Soft volume update
Individual channel and master gain/attenuation
Two independent limiters/compressors
Dynamic range compression or anti-clipping
modes
Up to 4 user-programmable biquads/channel
Three coefficients banks for EQ presets storing
with fast recall via I²C interface
Bass/treble tones and de-emphasis control
Selectable high-pass filter for DC blocking
Advanced AM interference frequency
switching and noise suppression modes
Selectable high- or low-bandwidth
noise-shaping topologies
Selectable clock input ratio
Thermal overload and short-circuit protection
embedded
Video apps: 576 x f
S
input mode supported
Table 1. Device summary
Order code
STA559BWTR
Package
Packaging
PowerSSO-36 EPD Tape and reel
February 2014
This is information on a product in full production.
DocID18190 Rev 2
1/67
www.st.com
Contents
STA559BW
Contents
1
2
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Pin connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.1
2.2
Connection diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
3
Electrical specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
3.1
3.2
3.3
3.4
3.5
3.6
Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11
Thermal data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11
Recommended operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Electrical specifications for the digital section . . . . . . . . . . . . . . . . . . . . . 12
Electrical specifications for the power section . . . . . . . . . . . . . . . . . . . . . 13
Power on/off sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
4
5
Processing data paths . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
I²C bus specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
5.1
Communication protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
5.1.1
5.1.2
5.1.3
5.1.4
Data transition or change . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Start condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Stop condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Data input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
5.2
5.3
Device addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Write operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
5.3.1
5.3.2
Byte write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Multi-byte write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
5.4
Read operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
5.4.1
5.4.2
5.4.3
5.4.4
Current address byte read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Current address multi-byte read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Random address byte read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Random address multi-byte read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
6
Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2/67
DocID18190 Rev 2
STA559BW
Contents
6.1
Configuration registers (addr 0x00 to 0x05) . . . . . . . . . . . . . . . . . . . . . . . 22
6.1.1
6.1.2
6.1.3
6.1.4
6.1.5
6.1.6
Configuration register A (addr 0x00) . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Configuration register B (addr 0x01) . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Configuration register C (addr 0x02) . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Configuration register D (addr 0x03) . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Configuration register E (addr 0x04) . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Configuration register F (addr 0x05) . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
6.2
Volume control registers (addr 0x06 - 0x0A) . . . . . . . . . . . . . . . . . . . . . . 40
6.2.1
6.2.2
6.2.3
6.2.4
6.2.5
Mute/line output configuration register (addr 0x06) . . . . . . . . . . . . . . . . 41
Master volume register (addr 0x07) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Channel 1 volume (addr 0x08) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Channel 2 volume (addr 0x09) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Channel 3 / line output volume (addr 0x0A) . . . . . . . . . . . . . . . . . . . . . 42
6.3
Audio preset registers (addr 0x0B and 0x0C) . . . . . . . . . . . . . . . . . . . . . 43
6.3.1
6.3.2
Audio preset register 1 (addr 0x0B) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Audio preset register 2 (addr 0x0C) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
6.4
6.5
6.6
Channel configuration registers (addr 0x0E - 0x10) . . . . . . . . . . . . . . . . . 45
Tone control register (addr 0x11) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Dynamic control registers (addr 0x12 - 0x15) . . . . . . . . . . . . . . . . . . . . . 47
6.6.1
6.6.2
6.6.3
6.6.4
6.6.5
Limiter 1 attack/release rate (addr 0x12) . . . . . . . . . . . . . . . . . . . . . . . . 47
Limiter 1 attack/release threshold (addr 0x13) . . . . . . . . . . . . . . . . . . . 47
Limiter 2 attack/release rate (addr 0x14) . . . . . . . . . . . . . . . . . . . . . . . . 48
Limiter 2 attack/release threshold (addr 0x15) . . . . . . . . . . . . . . . . . . . 48
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
6.7
User-defined coefficient control registers (addr 0x16 - 0x26) . . . . . . . . . . 52
6.7.1
6.7.2
6.7.3
6.7.4
6.7.5
6.7.6
6.7.7
6.7.8
Coefficient address register (addr 0x16) . . . . . . . . . . . . . . . . . . . . . . . . 52
Coefficient b1 data register bits (addr 0x17 - 0x19) . . . . . . . . . . . . . . . . 53
Coefficient b2 data register bits (addr 0x1A - 0x1C) . . . . . . . . . . . . . . . 53
Coefficient a1 data register bits (addr 0x1D - 0x1F) . . . . . . . . . . . . . . . 53
Coefficient a2 data register bits (addr 0x20 - 0x22) . . . . . . . . . . . . . . . . 53
Coefficient b0 data register bits (addr 0x23 - 0x25) . . . . . . . . . . . . . . . . 54
Coefficient read/write control register (addr 0x26) . . . . . . . . . . . . . . . . . 54
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
6.8
6.9
6.10
Variable max power correction registers (addr 0x27 - 0x28) . . . . . . . . . . 59
Distortion compensation registers (addr 0x29 - 0x2A) . . . . . . . . . . . . . . . 59
Fault detect recovery constant registers (addr 0x2B - 0x2C) . . . . . . . . . . 59
DocID18190 Rev 2
3/67
67
Contents
STA559BW
6.11
Device status register (addr 0x2D) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
7
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
7.1
7.2
7.3
Applications schematic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
PLL filter circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Typical output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
8
9
10
Package thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
4/67
DocID18190 Rev 2
STA559BW
List of figures
List of figures
Figure 1.
Figure 2.
Figure 3.
Figure 4.
Figure 5.
Figure 6.
Figure 7.
Figure 8.
Figure 9.
Figure 10.
Figure 11.
Figure 12.
Figure 13.
Figure 14.
Figure 15.
Figure 16.
Figure 17.
Figure 18.
Figure 19.
Figure 20.
Figure 21.
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Pin connection PowerSSO-36 (top view) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Test circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Power-on sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Power-off sequence for pop-free turn-off . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Left and right processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Write mode sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Read mode sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
OCFG = 00 (default value) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
OCFG = 01 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
OCFG = 10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
OCFG = 11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Output mapping scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
2.0 channels (OCFG = 00) PWM slots . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
2.1 channels (OCFG = 01) PWM slots . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
2.1 channels (OCFG = 10) PWM slots . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Basic limiter and volume flow diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Output configuration for stereo BTL mode (R
L
= 8
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Applications circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
PowerSSO-36 power derating curve . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
PowerSSO-36 EPD outline drawing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
DocID18190 Rev 2
5/67
67