电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

67L402NSHRP

产品描述FIFO, 64X5, Asynchronous, TTL, PDIP18,
产品类别存储   
文件大小537KB,共10页
制造商Monolithic Memories
下载文档 详细参数 全文预览

67L402NSHRP概述

FIFO, 64X5, Asynchronous, TTL, PDIP18,

67L402NSHRP规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称Monolithic Memories
Reach Compliance Codeunknown
Is SamacsysN
最大时钟频率 (fCLK)5 MHz
JESD-30 代码R-PDIP-T18
JESD-609代码e0
内存集成电路类型OTHER FIFO
内存宽度5
端子数量18
字数64 words
字数代码64
工作模式ASYNCHRONOUS
最高工作温度70 °C
最低工作温度
组织64X5
封装主体材料PLASTIC/EPOXY
封装代码DIP
封装等效代码DIP18,.3
封装形状RECTANGULAR
封装形式IN-LINE
电源5 V
最大压摆率0.13 mA
标称供电电压 (Vsup)5 V
表面贴装NO
技术TTL
温度等级COMMERCIAL
端子面层Tin/Lead (Sn/Pb)
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
Base Number Matches1

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 14  18  427  639  1555 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved