Datasheet> 器件分类 > 存储> IDT72T51258L5BBGI

文档预览

IDT72T51258L5BBGI: 产品描述FIFO, 64KX40, 3.6ns, Synchronous, CMOS, PBGA324, 19 X 19 MM, 1 MM PITCH, PLASTIC, BGA-324; 产品类别存储; 文件大小533KB，共56页; 制造商IDT (Integrated Device Technology); 标准

下载文档详细参数选型对比全文预览

IDT72T51258L5BBGI概述

FIFO, 64KX40, 3.6ns, Synchronous, CMOS, PBGA324, 19 X 19 MM, 1 MM PITCH, PLASTIC, BGA-324

IDT72T51258L5BBGI规格参数

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	IDT (Integrated Device Technology)
零件包装代码	BGA
包装说明	19 X 19 MM, 1 MM PITCH, PLASTIC, BGA-324
针数	324
Reach Compliance Code	compliant
ECCN代码	EAR99
最长访问时间	3.6 ns
周期时间	5 ns
JESD-30 代码	S-PBGA-B324
JESD-609代码	e1
长度	19 mm
内存密度	2621440 bit
内存宽度	40
湿度敏感等级	3
功能数量	1
端子数量	324
字数	65536 words
字数代码	64000
工作模式	SYNCHRONOUS
最高工作温度	85 °C
最低工作温度	-40 °C
组织	64KX40
可输出	YES
封装主体材料	PLASTIC/EPOXY
封装代码	BGA
封装形状	SQUARE
封装形式	GRID ARRAY
并行/串行	PARALLEL
峰值回流温度（摄氏度）	260
认证状态	Not Qualified
座面最大高度	1.97 mm
最大供电电压 (Vsup)	2.625 V
最小供电电压 (Vsup)	2.375 V
标称供电电压 (Vsup)	2.5 V
表面贴装	YES
技术	CMOS
温度等级	INDUSTRIAL
端子面层	TIN SILVER COPPER
端子形式	BALL
端子节距	1 mm
端子位置	BOTTOM
处于峰值回流温度下的最长时间	30
宽度	19 mm
Base Number Matches	1

文档预览

下载PDF文档

全文
预览

2.5V MULTI-QUEUE DDR FLOW-CONTROL DEVICES

40 BITS WIDE WITH FIXED 4 QUEUES

8,192 x 40 x 4, 16,384 x 40 x 4

and 32,768 x 40 x 4

IDT72T51248

IDT72T51258

IDT72T51268

FEATURES

•

The multi-queue DDR flow-control device contains 4 Queues

each queue has a fixed size of:

IDT72T51248 — 8,192 x 40 or 16,384 x 20 or 32,768 x 10

IDT72T51258 — 16,384 x 40 or 32,768 x 20 or 65,536 x 10

IDT72T51268 — 32,768 x 40 or 65,536 x 20 or 131,072 x 10

Write to and Read from the same queue or different queues

simultaneously via totally independent ports

Up to 200MHz operation of clocks

Double Data Rate, DDR is selectable, providing up to 400Mbps

bandwidth per data pin

User selectable Single or Double Data Rate modes on both the

write port and read port

100% Bus Utilization, Read and Write on every clock cycle

Global Bus Matching - All Queues have same Input bus width

and same Output bus width

User Selectable Bus Matching options:

- x40in to x40out

- x40in to x20out

- x40in to x10out

- x20in to x40out

- x20in to x20out

- x20in to x10out

- x10in to x40out

- x10in to x20out

- x10in to x10out

All I/O is LVTTL/ HSTL/ eHSTL user selectable

3.3V tolerant inputs in LVTTL mode

•

ERCLK &

EREN

Echo outputs on read port

Write Chip Select

WCS

input for write port

Read Chip Select

RCS

input for read port

User Selectable IDT Standard mode (using

and

FF)

or FWFT

mode (using

and

OR)

All 4 Queues have dedicated flag outputs

FF/IR, EF/OR, PAF

and

PAE

A Composite Full/ Input Ready Flag gives status of the queue

selected on the write port

A Composite Empty/ Output Ready flag gives status of the

queue selected on the read port

Programmable Almost Empty and Almost Full flags per Queue

Dedicated Serial Port for flag programming

A Partial Reset is provided for each queue

Power Down pin minimizes power consumption

2.5V Supply Voltage

Available in a 324-pin Plastic Ball Grid Array (PBGA)

19mm x 19mm, 1mm Pitch

JTAG port provides boundary scan function and optional

programming mode

Low Power, High Performance CMOS technology

Industrial temperature range (-40°C to +85°C)

FUNCTIONAL BLOCK DIAGRAM

MULTI-QUEUE DDR FLOW-CONTROL DEVICE

WCLK

WEN

WCS

IS[1:0]

Read Control

Write Control

8,192 x 40

16,384 x40

32,768 x 40

Queue 0

8,192 x 40

16,384 x40

32,768 x 40

Queue 1

8,192 x 40

16,384 x40

32,768 x 40

Queue 2

8,192 x 40

16,384 x40

32,768 x 40

Queue 3

RCLK

REN

RCS

OS[1:0]

D[39:0]

Data In

x10,x20,x40

Q[39:0]

Data Out

x10,x20,x40

FF0/IR0

PAF0

FF1/IR1

PAF1

FF2/IR2

PAF2

FF3/IR3

PAF3

CFF/CIR

EF0/OR0

PAE0

EF1/OR1

PAE1

EF2/OR2

PAE2

EF3/OR3

PAE3

CEF/COR

Read Port

Flag Outputs

6159 drw01

IDT and the IDT logo are registered trademarks of Integrated Device Technology, Inc

Write Port

Flag Outputs

DECEMBER 2003

DSC-6159/2



2003

IDT72T51248/72T51258/72T51268 2.5V MULTI-QUEUE DDR FLOW-CONTROL DEVICES

8,192 x 40 x 4, 16,384 x 40 x 4 and 32,768 x 40 x 4

COMMERCIAL AND INDUSTRIAL

TEMPERATURE RANGES

List of Contents:

Features ......................................................................................................................................................................................................................... 1

Description ...................................................................................................................................................................................................................... 3

Pin Configuration ............................................................................................................................................................................................................. 5

Pin Descriptions ............................................................................................................................................................................................................ 6-8

Device Characteristics ..................................................................................................................................................................................................... 9

DC Electrical Characteristics .......................................................................................................................................................................................... 10

AC Electrical Characteristics ........................................................................................................................................................................................... 11

AC Test Conditions ........................................................................................................................................................................................................ 12

Functional Descriptions ............................................................................................................................................................................................. 14-22

Signal Descriptions ................................................................................................................................................................................................... 23-28

JTAG Timing Specifications ....................................................................................................................................................................................... 29-33

Tables:

Table 1 — Device Configuration .................................................................................................................................................................................... 14

Table 2 — Default Programmable Flag Offsets ................................................................................................................................................................ 14

Table 3 — Status Flags for IDT Standard mode ............................................................................................................................................................. 16

Table 4 — Status Flags for FWFT Mode ........................................................................................................................................................................ 16

Table 5 — I/O Voltage Level Configuration ..................................................................................................................................................................... 17

Table 6 — TSKEW Measurement .................................................................................................................................................................................. 27

Figures:

Figure 1. Multi-Queue DDR Flow-Control Device Block Diagram ..................................................................................................................................... 4

Figure 2a. AC Test Load ................................................................................................................................................................................................ 12

Figure 2b. Lumped Capacitive Load, Typical Derating ................................................................................................................................................... 12

Figure 3. Programmable Flag Offset Programming Methods ........................................................................................................................................... 15

Figure 4. Offset Registers Serial Bit Sequence ................................................................................................................................................................ 15

Figure 5. Bus-Matching Byte Arrangement ................................................................................................................................................................ 19-21

Figure 6. Echo Read Clock and Data Output Relationship .............................................................................................................................................. 28

Figure 7. Standard JTAG Timing ................................................................................................................................................................................... 29

Figure 8. JTAG Architecture ........................................................................................................................................................................................... 30

Figure 9. TAP Controller State Diagram ......................................................................................................................................................................... 31

Figure 10. Master Reset Timing ..................................................................................................................................................................................... 34

Figure 11. Partial Reset Timing ...................................................................................................................................................................................... 35

Figure 12. Write Cycle and Full Flag Timing (IDT Standard mode, SDR to SDR, x40 In to x40 Out) ............................................................................... 36

Figure 13. Write Cycle and Full Flag Timing in DDR mode ( IDT Standard mode, DDR to DDR, x40 In to x40 Out) ....................................................... 37

Figure 14. Write Cycle and Full Flag Timing with bus-matching and rate matching (IDT Standard mode, DDR to SDR, x10 In to x20 Out) ...................... 38

Figure 15. Write Cycle and Full Flag Timing with rate matching (IDT Standard mode, SDR to DDR, x40 In to x40 Out) .................................................. 39

Figure 16. Write Timing in FWFT mode (FWFT mode, SDR to SDR, x40 In to x40 Out) ................................................................................................. 40

Figure 17. Write Cycle and First Word Latency Timing in DDR mode (FWFT mode, DDR to DDR, x40 In to x40 Out) .................................................... 41

Figure 18. Read Cycle, Empty Flag & First Word Latency (IDT Standard mode, SDR to SDR, x40 In to x40 Out) .......................................................... 42

Figure 19. Read Cycle, Empty Flag & First Word Latency in DDR mode (IDT Standard mode, DDR to DDR, x40 In to x40 Out) ................................... 43

Figure 20. Read Cycle, Empty Flag & First Word Latency with bus-matching and rate-matching (IDT Standard mode, DDR to SDR, x40 In to x20 Out) . 44

Figure 21. Read Cycle and Empty Flag Timing with bus-matching and rate-matching (IDT Standard mode, SDR to DDR, x10 In to x20 Out) ................. 45

Figure 22. Read Timing at Full Boundary (FWFT mode, SDR to SDR, x40 In to x40 Out) ............................................................................................. 46

Figure 23. Composite Empty Flag (IDT Standard mode, SDR to SDR, x40 In to x40 Out) .............................................................................................. 47

Figure 24. Composite Output Ready Flag (FWFT mode, SDR to SDR, x40 In to x40 Out) ............................................................................................. 47

Figure 25. Composite Full Flag (IDT Standard mode, SDR to SDR, x40 In to x40 Out) .................................................................................................. 48

Figure 26. Composite Input Ready Flag (FWFT mode, SDR to SDR, x40 In to x40 Out) ................................................................................................ 48

Figure 27. Queue Switch at Every Clock Cycle (IDT Standard mode, SDR to SDR, x40 In to x40 Out) .......................................................................... 49

Figure 28. Echo Read Clock and Read Enable Operation (IDT Standard mode, SDR to SDR, x40 In to x40 Out) .......................................................... 50

Figure 29. Echo RCLK and Echo Read Enable Operation (FWFT mode, SDR to SDR, x40 In to x40 Out) .................................................................... 51

Figure 30. Echo Read Clock and Read Enable Operation (IDT Standard mode, DDR to DDR, x10 In to x10 Out) ......................................................... 52

Figure 31. Loading of Programmable Flag Registers (IDT Standard and FWFT modes) ................................................................................................ 53

Figure 32. Reading of Programmable Flag Registers (IDT Standard and FWFT modes) ................................................................................................ 53

Figure 34. Synchronous Programmable Almost-Empty Flag Timing (IDT Standard and FWFT mode, SDR to SDR, x40 In to x40 Out) ........................... 54

Figure 33. Synchronous Programmable Almost-Full Flag Timing (IDT Standard and FWFT mode, SDR to SDR, x40 In to x40 Out) .............................. 54

Figure 35. Power Down Operation ................................................................................................................................................................................ 55

IDT72T51258L5BBGI相似产品对比

	IDT72T51258L5BBGI	IDT72T51268L5BBGI	IDT72T51248L5BBGI
描述	FIFO, 64KX40, 3.6ns, Synchronous, CMOS, PBGA324, 19 X 19 MM, 1 MM PITCH, PLASTIC, BGA-324	FIFO, 128KX40, 3.6ns, Synchronous, CMOS, PBGA324, 19 X 19 MM, 1 MM PITCH, PLASTIC, BGA-324	FIFO, 32KX40, 3.6ns, Synchronous, CMOS, PBGA324, 19 X 19 MM, 1 MM PITCH, PLASTIC, BGA-324
是否无铅	不含铅	不含铅	不含铅
是否Rohs认证	符合	符合	符合
厂商名称	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)
零件包装代码	BGA	BGA	BGA
包装说明	19 X 19 MM, 1 MM PITCH, PLASTIC, BGA-324	19 X 19 MM, 1 MM PITCH, PLASTIC, BGA-324	19 X 19 MM, 1 MM PITCH, PLASTIC, BGA-324
针数	324	324	324
Reach Compliance Code	compliant	compliant	compliant
ECCN代码	EAR99	EAR99	EAR99
最长访问时间	3.6 ns	3.6 ns	3.6 ns
周期时间	5 ns	5 ns	5 ns
JESD-30 代码	S-PBGA-B324	S-PBGA-B324	S-PBGA-B324
JESD-609代码	e1	e1	e1
长度	19 mm	19 mm	19 mm
内存密度	2621440 bit	5242880 bit	1310720 bit
内存宽度	40	40	40
湿度敏感等级	3	3	3
功能数量	1	1	1
端子数量	324	324	324
字数	65536 words	131072 words	32768 words
字数代码	64000	128000	32000
工作模式	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS
最高工作温度	85 °C	85 °C	85 °C
最低工作温度	-40 °C	-40 °C	-40 °C
组织	64KX40	128KX40	32KX40
可输出	YES	YES	YES
封装主体材料	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY
封装代码	BGA	BGA	BGA
封装形状	SQUARE	SQUARE	SQUARE
封装形式	GRID ARRAY	GRID ARRAY	GRID ARRAY
并行/串行	PARALLEL	PARALLEL	PARALLEL
峰值回流温度（摄氏度）	260	260	260
认证状态	Not Qualified	Not Qualified	Not Qualified
座面最大高度	1.97 mm	1.97 mm	1.97 mm
最大供电电压 (Vsup)	2.625 V	2.625 V	2.625 V
最小供电电压 (Vsup)	2.375 V	2.375 V	2.375 V
标称供电电压 (Vsup)	2.5 V	2.5 V	2.5 V
表面贴装	YES	YES	YES
技术	CMOS	CMOS	CMOS
温度等级	INDUSTRIAL	INDUSTRIAL	INDUSTRIAL
端子面层	TIN SILVER COPPER	TIN SILVER COPPER	TIN SILVER COPPER
端子形式	BALL	BALL	BALL
端子节距	1 mm	1 mm	1 mm
端子位置	BOTTOM	BOTTOM	BOTTOM
处于峰值回流温度下的最长时间	30	30	30
宽度	19 mm	19 mm	19 mm
Base Number Matches	1	1	1

推荐资源

UPCI473H／HA (录像机和电视机)红外线遥控接收前置放大电路

Timer_A Registers中 OUTMODx 的几种模式分别代表什么意思啊？: OUTMODx Bits 7-5 Output mode. Modes 2, 3, 6, and 7 are not useful for TACCR0, because EQUx = EQU0. 000 OUT bit value 001 Set 010 Toggle/reset 011 Set/reset 100 Toggle 101 Res ......; lan0o0 微控制器 MCU

IAR调试问题: 我在IAR调试的时候用if 。。else。。时为什么else出现expected a statement!! if(k&0x80) LCD_DATA_H; else (expected a statement) LCD_DATA_L; delay1( ......; 4373399@qq.com 微控制器 MCU

探讨一块板子的开发流程所需时间！: 想跟大家探讨下一块PCB板子的开发时间！不谈布线需要的时间跟其他的确认流程，就单单谈最基本的。元件库！有这么一件事情！有些工程师为了画这个库，就用了一个星期的时间，老行 ......; 钓叟 PCB设计

发两个ADI关于画板方面的资料，对我近期画板帮助很大: 164444 164445 ...; littleshrimp PCB设计

一周好资源（PCB类）3月第一周: cadence16.651单片机系列全库 Altium_设计小诀窍 AD14板子形状设置妙招 PCB表面处理工艺 pcb设计通用规范 Allegro16.6焊盘设计详细说明 EMC Basic Calculate.part1EMC Basic Calculate.pa ......; okhxyyo PCB设计

WinXP开发嵌入式，请教！！: 因为在WindowsXP下开发嵌入式感觉完全像在编程可以请问各位高手有什么建议？给点开发的方向可以吗？然后我们现在想开发无线网络，GPRS，但没什么概念，应该看些什么。如果开发成功，用处 ......; zuojie2008 嵌入式系统

基于Nios II的MRI脊柱图像分割系统

一. 设计概述　　1. 设计意图　　迅速发展的医学影像技术不断的推动现代医学进步，CT、MRI、PET广泛地应用与临床诊断分析，其作用已经从人体组织器官解剖结构的非侵入检查和可视化，发展成一种用于手术计划和仿真、手术导航、放疗计划和跟踪病灶变化的基本工具，从医学图象中分割出解剖结构并构造出形状地集合表达。　　MR脊柱图像分割的研究对于医学图象的计算机辅助识别及神经病理学的临...[详细]
基于Nios II的多生理参数处理系统

　　随着医疗仪器设备向智能化、微型化、系列化、数字化和多功能方向的发展，医疗设备中逻辑控制器件也由采用中、小规模的集成芯片发展到应用现场可编程门阵列FPGA(Field Programmable Gate Array)。使用FPGA器件可以大大缩短医疗设备的研制周期，减少开发成本，同时还可以很方便地对设计进行在线修改，因此FPGA在医疗设备中有很广泛的应用。　　本文主要搭建一个多生理参数测...[详细]
手机无线芯片出货量放缓但前景可期

　　市场研究集团Forward Concepts通过对WSTS的最新半导体出货量统计数据进行分析，认为尽管出现了手机芯片的出货量放缓现象，但对统计的数据表示质疑。　　手机专用DSP和RISC芯片的五月份出货量比四月份增加了8%，从去年五月份累计增长率为47%。　　Forward Concepts的总裁Will Strauss同时也指出，WSTS的报告称用于无线设备的DSP五月份出货量比四...[详细]
北航教授:超高频RFID关键技术需突破

射频识别（RFID）是一种利用射频技术实现的非接触式自动识别技术，它具有体积小、容量大、寿命长、可重复使用等特点，可支持快速读写、非可视识别、移动识别、多目标识别、定位及长期跟踪管理，因此在物流、制造、零售等领域都拥有巨大的市场。在我国RFID技术已经成功应用于铁路列车管理、危险物品管理、动物管理等场合。而超高频RFID是我国相关部门和专家最关注的RFID技术，是今年863重大专项,也是各大...[详细]
未来可挽救生命或改善生命质量的新技术

　　毫无疑问，科学注定将改善并丰富人类的生命体验。微机电系统(MEMS)、微流体技术、纳米技术、实验室级芯片(lab-on-a-chip)器件、数字信号处理器(DSP)、可植入基因芯片和机器人等所有这些技术都将被整合在一起以捍卫我们的健康。它促成了一个技术新纪元的到来，其中，电子工程师、化学家和化学工程师、生物学家和生物工程师、医生、伦理学家、物理学家和机械工程师携手并肩，共襄改善生命质量这一...[详细]
助听器的基本结构---放大器

　　一、放大器的作用由于麦克风已经把声音转换成电压和电流，放大器的主要作用是把小的电信号变成一个大的电信号。放大器有三种放大方式：第一，电压放大，电流不变；第二，电流放大，电压不变；第三，电压和电流都放大。这三种方式都将电信号的能量放大了，这种能量来自于助听器电池。放大器配合滤波器性能，可使其具有助听器所需的频率特性。　　二、放大器的构造　　用于放大的基本元件是晶体管。为了获得更好的放大...[详细]
免费高清频道为数字电视一体机产品开路

进入奥运年，我国数字电视普及、推广的步伐也随之加快，但由于转换方式、服务现状、资费等方面与消费者的实际需求不一致，致使数字电视的平移过程遭遇市场抵触，推广过程困难重重。不过，业内专家分析认为，随着中国首个地面数字高清频道正式开通以及地面数字电视一体机产品上市，中国数字电视产业将迎来新的“拐点”。 “随着北京奥运会的临近，能够直接收看奥运全程高清赛事转播的数字电视一体机产品成为消费者关注的焦点。...[详细]
画中画技术在车载娱乐系统中的应用(图)

　　随着汽车产业的发展，汽车信息系统的复杂性和信息密度在日益上升，显示器不再仅仅是基本的集中仪表显示，而是要满足越来越详细和多样化的车内信息显示需求。汽车显示系统已经从传统的纯音频，如MP3、CD演变成了集成GPS导航、影音娱乐的综合显示系统。显示的内容通常包括：GPS地图信息、DVD播放、数字广播电视和倒车画面等。对于如此多的显示信息，通常需要配备多个显示器，或者用一个视频开关在不同信号间进行...[详细]
英特尔推出新的嵌入式新处理器及芯片组

　　英特尔推出了面向嵌入式用户的英特尔® 酷睿™2 双核处理器 T9400和移动式英特尔® GM45 高速芯片组，并提供长达7年的超长生命周期支持。本次推出的处理器和芯片组是全新的英特尔® 迅驰® 2 平台的构成组件，可为移动应用程序带来更耐久的电池使用时间和广泛的无线网络互操作性。　　新推出的英特尔® 酷睿™2 双核处理器 T9400经验证可支持英特尔® 5100 内存控制器中枢(MCH)...[详细]
数字信号处理（DSP ）系统测试和调试2

　　JTAG 技术简介　　收缩技术(shrinking technology)的一个劣势在于，测试小型器件的复杂程度急剧升高。当电路板面积较大时，板的测试是通过采用钉床等技术来进行的。这种技术采用小型弹簧式测试探针来和板底部的焊盘进行连接。这种测试方案是定制的，不仅成本太高，而且效率低下，而且在设计完成之前很多测试都无法进行。　　随着电路板面积的缩小，以及表面贴装技术的改进，钉床测试的问题不...[详细]
2008北京奥运提升测试测量市场

　　一直以来，测试测量成为众多科技突破在背后默默的守护者。中国探月计划的成功，测试技术在全国人民面前展示了自己的实力；WiMax获批为3G标准，测试技术功不可没；高速数据传输技术的突破，测试技术提供了强有力的支持…… 　　2008年，北京奥运会和TD-SCDMA正式运营将成为中国测试市场增长重要促进力量。伴随着奥运会的临近，从电子计时到兴奋剂检测，从场馆建设到赛场安保，从数据传输到媒体服务，...[详细]
台湾松绑半导体面板赴大陆投资延后至9月

　　据我国台湾媒体报道，原定于8月松绑的台湾半导体及面板前端行业赴大陆投资政策将延后，“应该在9月可以松绑”。　　中国台湾“经济部”原定于8月松绑包括半导体晶圆厂、面板前端、石化等几个重要产业的赴大陆投资政策的限制，目前这一计划面临暂缓。“经济部长”尹启铭近日表示，经过评估与考虑，台湾当局决定暂缓这项计划，至于延后时间，“应该在9月可以松绑”。　　马英九近日表示，台湾开放12寸晶圆厂制造...[详细]
Intel：嵌入式联网设备市场是下一个“金矿”

　　随着嵌入式技术和通信技术的发展，二者之间已呈现出更多的融合趋势：一方面嵌入式设备被更多地连接到互联网上，成为互联网接入终端；另一方面这些设备之间也越来越多地实现了互联互通。自今年英特尔推出面向嵌入式领域的凌动处理器以来，英特尔的嵌入式市场战略逐渐清晰，而其与终端设备芯片厂商ARM之间的竞争也成为业界关注的焦点。英特尔DougDavis 　　英特尔在北京举行嵌入式战略沟通会，英特尔...[详细]
Intel：嵌入式联网设备市场是下一个“金矿”

　　随着嵌入式技术和通信技术的发展，二者之间已呈现出更多的融合趋势：一方面嵌入式设备被更多地连接到互联网上，成为互联网接入终端；另一方面这些设备之间也越来越多地实现了互联互通。自今年英特尔推出面向嵌入式领域的凌动处理器以来，英特尔的嵌入式市场战略逐渐清晰，而其与终端设备芯片厂商ARM之间的竞争也成为业界关注的焦点。　　　　　　英特尔数字企业事业部副总裁、嵌入式及通信事业部总经理Dou...[详细]
高清USB电视棒产品开创移动高清“芯”视界

一种全新的与PC相配的数字电视接收产品——USB高清收视棒，将在风靡香港、北京两地市场以后，于7月26日抵沪与上海市民见面。高清USB电视棒是一个超级便携的数码产品，仅U盘大小，如同一个可随身携带的“高清电视机”，具有“随时随地收看”“高清收看”“录制后反复收看”的特点。据介绍,CCTV中视购物已经开始面向全国销售爱国者品牌的USB高清电视棒产品。作为奥运城市之一，上海已于200...[详细]

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多