电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

530NA558M000DGR

产品描述LVDS Output Clock Oscillator, 558MHz Nom, ROHS COMPLIANT, SMD, 6 PIN
产品类别振荡器   
文件大小215KB,共12页
制造商Silicon Laboratories Inc
标准  
下载文档 详细参数 全文预览

530NA558M000DGR概述

LVDS Output Clock Oscillator, 558MHz Nom, ROHS COMPLIANT, SMD, 6 PIN

530NA558M000DGR规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Silicon Laboratories Inc
包装说明ROHS COMPLIANT, SMD, 6 PIN
Reach Compliance Codeunknown
其他特性TAPE AND REEL
最长下降时间0.35 ns
频率调整-机械NO
频率稳定性50%
JESD-609代码e4
制造商序列号530
安装特点SURFACE MOUNT
标称工作频率558 MHz
最高工作温度85 °C
最低工作温度-40 °C
振荡器类型LVDS
物理尺寸7.0mm x 5.0mm x 1.85mm
最长上升时间0.35 ns
最大供电电压3.63 V
最小供电电压2.97 V
标称供电电压3.3 V
表面贴装YES
最大对称度55/45 %
端子面层Nickel/Gold (Ni/Au)
Base Number Matches1

文档预览

下载PDF文档
S i 5 3 0 / 5 31
R
EVISION
D
C
R Y S TA L
O
S C I L L A T O R
(XO)
(10 M H
Z T O
1.4 G H
Z
)
Features
Available with any-rate output
frequencies from 10 MHz to 945 MHz
and select frequencies to 1.4 GHz
3rd generation DSPLL
®
with superior
jitter performance
3x better frequency stability than
SAW-based oscillators
Internal fixed crystal frequency
ensures high reliability and low
aging
Available CMOS, LVPECL,
LVDS, and CML outputs
3.3, 2.5, and 1.8 V supply options
Industry-standard 5 x 7 mm
package and pinout
Pb-free/RoHS-compliant
Si5602
Ordering Information:
See page 7.
Applications
SONET/SDH
Networking
SD/HD video
Test and measurement
Clock and data recovery
FPGA/ASIC clock generation
Pin Assignments:
See page 6.
(Top View)
NC
OE
GND
1
2
3
6
5
4
V
DD
Description
The Si530/531 XO utilizes Silicon Laboratories’ advanced DSPLL circuitry
to provide a low jitter clock at high frequencies. The Si530/531 is available
with any-rate output frequency from 10 to 945 MHz and select frequencies to
1400 MHz. Unlike a traditional XO, where a different crystal is required for
each output frequency, the Si530/531 uses one fixed crystal to provide a
wide range of output frequencies. This IC based approach allows the crystal
resonator to provide exceptional frequency stability and reliability. In addition,
DSPLL clock synthesis provides superior supply noise rejection, simplifying
the task of generating low jitter clocks in noisy environments typically found in
communication systems. The Si530/531 IC based XO is factory configurable
for a wide variety of user specifications including frequency, supply voltage,
output format, and temperature stability. Specific configurations are factory
programmed at time of shipment, thereby eliminating long lead times
associated with custom oscillators.
®
CLK–
CLK+
Si530 (LVDS/LVPECL/CML)
OE
NC
GND
1
2
3
6
5
4
V
DD
Functional Block Diagram
V
DD
CLK– CLK+
NC
CLK
Si530 (CMOS)
Fixed
Frequency
XO
Any-rate
10–1400 MHz
DSPLL
®
Clock
Synthesis
OE
NC
GND
1
2
3
6
5
4
V
DD
CLK–
CLK+
Si531 (LVDS/LVPECL/CML)
OE
GND
Rev. 1.1 6/07
Copyright © 2007 by Silicon Laboratories
Si530/531
Max32630——by 29447945
@29447945 Max32630(一)——迟到的点灯 Max32630(二)——串口+RTC+MX25 Max32630(三)——OLED屏显示时间 Max32630(四)——心率传感器 Max32630(五)——BMI160传感器 ...
okhxyyo DIY/开源硬件专区
ISE 某一条路径的时序约束问题
在ISE中能不能对某一条路径进行时序约束,能不能约束路径延时的最小值,不是延时的最大值哦,有没有懂的,求回答...
lihaie FPGA/CPLD
关于TMS570LS31x开发板
各位大神,我买了TMS570LS31x开发板,开始是能和电脑通讯,也能烧录程序。但在做demo里的演示(在做演示之前刚烧录过一些例程里的程序)时出错,提示“flash被当前的另一个程序占用,是否继续” ......
cwb 微控制器 MCU
这算不算STM8的BUG
我在main()函数里边定义了两个整开变量 unsigned int save1; unsigned int save2; 我仿真后发现svae1变了,save2也根着变,看一下地址才发现一样。 我又把两个定义拿到main外边。这时 ......
zxqwork stm32/stm8
请教高人,房地产开发项目的围墙监控系统方案
小弟初接触电子监控,现在有个开发项目前期需要按围墙电子监控。 基本情况如下: 1、围墙平面为不规则四边形,四边长分别为:西边280米、北边329米、东边242米、南边330米; 2、在距离西 ......
ttdni 工业自动化与控制

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 643  1145  171  2026  2628  24  31  12  43  29 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved