电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74F538SJX

产品描述Decoder/Driver, F/FAST Series, Configurable Output, TTL, PDSO20, 5.30 MM, EIAJ TYPE2, SOP-20
产品类别逻辑   
文件大小73KB,共8页
制造商Fairchild
官网地址http://www.fairchildsemi.com/
下载文档 详细参数 全文预览

74F538SJX概述

Decoder/Driver, F/FAST Series, Configurable Output, TTL, PDSO20, 5.30 MM, EIAJ TYPE2, SOP-20

74F538SJX规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
厂商名称Fairchild
零件包装代码SOIC
包装说明SOP, SOP20,.3
针数20
Reach Compliance Codecompliant
ECCN代码EAR99
系列F/FAST
JESD-30 代码R-PDSO-G20
JESD-609代码e0
长度12.6 mm
逻辑集成电路类型OTHER DECODER/DRIVER
最大I(ol)0.02 A
功能数量1
端子数量20
最高工作温度70 °C
最低工作温度
输出特性3-STATE
输出极性CONFIGURABLE
封装主体材料PLASTIC/EPOXY
封装代码SOP
封装等效代码SOP20,.3
封装形状RECTANGULAR
封装形式SMALL OUTLINE
包装方法TAPE AND REEL
峰值回流温度(摄氏度)NOT SPECIFIED
电源5 V
最大电源电流(ICC)56 mA
Prop。Delay @ Nom-Sup17 ns
传播延迟(tpd)17 ns
认证状态Not Qualified
座面最大高度2.1 mm
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)4.5 V
标称供电电压 (Vsup)5 V
表面贴装YES
技术TTL
温度等级COMMERCIAL
端子面层Tin/Lead (Sn/Pb)
端子形式GULL WING
端子节距1.27 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
宽度5.3 mm
Base Number Matches1

文档预览

下载PDF文档
74F538 1-of-8 Decoder with 3-STATE Outputs
April 1988
Revised October 2000
74F538
1-of-8 Decoder with 3-STATE Outputs
General Description
The 74F538 decoder/demultiplexer accepts three Address
(A
0
–A
2
) input signals and decodes them to select one of
eight mutually exclusive outputs. A polarity control input (P)
determines whether the outputs are active LOW or active
HIGH. A HIGH Signal on either of the active LOW Output
Enable (OE) inputs forces all outputs to the high imped-
ance state. Two active HIGH and two active LOW input
enables are available for easy expansion to 1-of 32 decod-
ing with four packages, or for data demultiplexing to 1-of-8
or 1-of-16 destinations.
Features
s
Output polarity control
s
Data demultiplexing capability
s
Multiple enables for expansion
s
3-STATE outputs
Ordering Code:
Order Number
74F538SC
74F538SJ
74F538PC
Package Number
M20B
M20D
N20A
Package Description
20-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300 Wide
20-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
20-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.
Logic Symbols
Connection Diagram
IEEE/IEC
© 2000 Fairchild Semiconductor Corporation
DS009551
www.fairchildsemi.com

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2664  737  1024  2775  2886  31  46  29  3  1 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved