电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

70P3519S166BFGI8

产品描述CABGA-208, Reel
产品类别存储   
文件大小337KB,共27页
制造商IDT (Integrated Device Technology)
标准  
下载文档 详细参数 选型对比 全文预览

70P3519S166BFGI8概述

CABGA-208, Reel

70P3519S166BFGI8规格参数

参数名称属性值
Brand NameIntegrated Device Technology
是否无铅不含铅
是否Rohs认证符合
厂商名称IDT (Integrated Device Technology)
零件包装代码CABGA
包装说明BGA,
针数208
制造商包装代码BFG208
Reach Compliance Codeunknown
ECCN代码3A991
最长访问时间12 ns
其他特性FLOW-THROUGH OR PIPELINED ARCHITECTURE
JESD-30 代码S-PBGA-B208
JESD-609代码e1
内存密度9437184 bit
内存集成电路类型DUAL-PORT SRAM
内存宽度36
湿度敏感等级3
功能数量1
端子数量208
字数262144 words
字数代码256000
工作模式SYNCHRONOUS
最高工作温度85 °C
最低工作温度-40 °C
组织256KX36
封装主体材料PLASTIC/EPOXY
封装代码BGA
封装形状SQUARE
封装形式GRID ARRAY
并行/串行PARALLEL
峰值回流温度(摄氏度)260
认证状态Not Qualified
最大供电电压 (Vsup)1.9 V
最小供电电压 (Vsup)1.7 V
标称供电电压 (Vsup)1.8 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子面层Tin/Silver/Copper (Sn/Ag/Cu)
端子形式BALL
端子位置BOTTOM
处于峰值回流温度下的最长时间NOT SPECIFIED
Base Number Matches1

文档预览

下载PDF文档
Features:
HIGH-SPEED 1.8V
256/128K x 36
IDT70P3519/99
SYNCHRONOUS
DUAL-PORT STATIC RAM
WITH 3.3V/2.5V/1.8V INTERFACE
True Dual-Port memory cells which allow simultaneous
access of the same memory location
Low Power
High-speed data access
– Commercial: 3.4 (200MHz)/3.6ns (166MHz)
– Industrial: 3.6ns (166MHz)
Selectable Pipelined or Flow-Through output mode
Dual chip enables allow for depth expansion without
additional logic
Full synchronous operation on both ports
– 5ns cycle time, 200MHz operation (14Gbps bandwidth)
– Fast 3.4ns clock to data out
– 1.5ns setup to clock and 0.5ns hold on all control, data, and
address inputs @ 200MHz
– Data input, address, byte enable and control registers
– Self-timed write allows fast cycle time
Counter enable and repeat features
Interrupt and Collision Detection Flags
Separate byte controls for multiplexed bus and bus
matching compatibility
Dual Cycle Deselect (DCD) for Pipelined Output Mode
1.8V (±100mV) power supply for core
LVTTL compatible,1.8V to 3.3V power supply for I/Os and
control signals on each port
Industrial temperature range (-40°C to +85°C) is
available at 166MHz
Available in a 256-pin Ball Grid Array (BGA) and 208-pin fine
pitch Ball Grid Array (fpBGA)
Supports JTAG features compliant with IEEE 1149.1
Green parts available, see ordering information
Functional Block Diagram
BE
3L
BE
2L
BE
1L
BE
0L
BE
3R
BE
2R
BE
1R
BE
0R
FT/PIPE
L
1/0
0a 1a
a
0b 1b
b
0c 1c
c
0d 1d
d
1d 0d
d
1c 0c
c
1b 0b
b
1a 0a
a
1/0
FT/PIPE
R
R/W
L
R/W
R
CE
0L
CE
1L
1
0
1/0
B B
WW
0 1
L L
B B B
WWW
2 3 3
L L R
B
W
2
R
B B
WW
1 0
RR
1
0
1/0
CE
0R
CE
1R
OE
L
OE
R
Dout0-8_L
Dout9-17_L
Dout18-26_L
Dout27-35_L
Dout0-8_R
Dout9-17_R
Dout18-26_R
Dout27-35_R
1d 0d 1c 0c 1b 0b 1a 0a
0a 1a 0b 1b 0c 1c 0d 1d
0/1
,
FT/PIPE
R
FT/PIPE
L
0/1
abcd
dcba
256/128K x 36
MEMORY
ARRAY
I/O
0L
- I/O
35L
Din_L
Din_R
I/O
0R
- I/O
35R
CLK
L
A
17L(1)
A
0L
REPEAT
L
ADS
L
CNTEN
L
A
17R(1)
CLK
R
,
Counter/
Address
Reg.
ADDR_L
ADDR_R
Counter/
Address
Reg.
A
0R
REPEAT
R
ADS
R
CNTEN
R
TDI
TCK
TMS
TRST
CE
0 L
CE1L
R/
W
L
INTERRUPT
COLLISION
DETECTION
LOGIC
CE
0 R
CE1R
R/
W
R
JTAG
TDO
COL
R
INT
R
COL
L
INT
L
ZZ
L
(2)
NOTES:
1. Address A
17
is a NC for the IDT70P3599.
+. The sleep mode pin shuts off all dynamic inputs, except JTAG inputs, when asserted. All static inputs, i.e., PL/FTx and the
sleep mode pins themselves (ZZx) are not affected during sleep mode.
ZZ
CONTROL
LOGIC
ZZ
R
(2)
7144 drw 01
JUNE 2009
DSC 7144/3
1
©2009 Integrated Device Technology, Inc.

70P3519S166BFGI8相似产品对比

70P3519S166BFGI8 70P3599S166BCG8 70P3599S166BCGI8 70P3599S200BFG8 70P3599S166BFGI8 70P3519S166BFG8 70P3519S200BFG8 70P3599S166BFG8 70P3599S200BCG8
描述 CABGA-208, Reel SRAM SRAM SRAM SRAM CABGA-208, Reel CABGA-208, Reel SRAM SRAM
是否Rohs认证 符合 符合 符合 符合 符合 符合 符合 符合 符合
Reach Compliance Code unknown compliant compliant compliant compliant unknown unknown compliant compliant
厂商名称 IDT (Integrated Device Technology) - - IDT (Integrated Device Technology) IDT (Integrated Device Technology) IDT (Integrated Device Technology) IDT (Integrated Device Technology) IDT (Integrated Device Technology) IDT (Integrated Device Technology)
内存集成电路类型 DUAL-PORT SRAM DUAL-PORT SRAM DUAL-PORT SRAM DUAL-PORT SRAM DUAL-PORT SRAM - DUAL-PORT SRAM DUAL-PORT SRAM DUAL-PORT SRAM
峰值回流温度(摄氏度) 260 260 260 260 260 - 260 260 260
处于峰值回流温度下的最长时间 NOT SPECIFIED 30 30 30 30 - NOT SPECIFIED 30 30
Base Number Matches 1 1 1 1 1 1 1 - -
E金币兑换的书到了
227965227965 成龙的大作。 ...
chenbingjy 聊聊、笑笑、闹闹
讨论--大家来说说你说知道的低功耗单片机或者微控制器吧
大家来说说你说知道的低功耗单片机或者微控制器吧 现在低功耗问题是个单片机和微控制器设计过程中需要经常考虑的问题,各厂家也是大唱低功耗主题。 那么我们来讨论一下各种微控制器在这方 ......
tiankai001 单片机
新手如何学习嵌入式
各位前辈,新手如何快速学习嵌入式?学习嵌入式需要掌握哪些基本的知识? 请大家回复!谢谢!...
huadousjw999 嵌入式系统
TI精品课程考试参考资料
这个是TI官网的MSP430超低功耗微控制器手册,2012年上半年的,有关430最新的动态里面都有,包括各种TI引以为傲的指标数据,这些考题中都有出现哦~:)而且还是中文的~很适合以前没有接触过430的同 ......
juring 微控制器 MCU
急问:请大侠给一张用ARM处理器或C52带解码功能的MP3电路原理图!
请高手帮帮我,急用! 原理图需要包括: 1 处理器(带解码) 2 存储器 3 电源模块 4 音频放大 5 驱动USB口...
jimgreat ARM技术
EEWORLD大学堂----大帅DIY
大帅DIY:https://training.eeworld.com.cn/course/4063...
littleshrimp 综合技术交流

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1908  2787  1071  610  2614  25  4  18  57  2 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved