Datasheet> 器件分类 > 嵌入式处理器和控制器> 微控制器和处理器> MV78460

文档预览

MV78460: 产品描述Multifunction Peripheral,; 产品类别嵌入式处理器和控制器微控制器和处理器; 文件大小8MB，共1549页; 制造商Marvell(美满科技); 官网地址http://www.marvell.com

下载文档详细参数选型对比全文预览

MV78460概述

Multifunction Peripheral,

MV78460规格参数

参数名称	属性值
厂商名称	Marvell(美满科技)
Reach Compliance Code	compliant
Base Number Matches	1

文档预览

下载PDF文档

全文
预览

MV78230/78x60 Functional Specifications

MV78230, MV78260, and

MV78460

ARMADA

XP Family of Highly

Integrated Multi-Core ARMv7 Based

SoC Processors

Functional Specifications –

Unrestricted

Doc. No. MV-S107021-U0, Rev. A

May 29, 2014, Preliminary

Marvell.

Moving Forward Faster

Document Classification: Proprietary Information

MV78230/78x60

Functional Specifications

Document Conventions

Note:

Provides related information or information of special importance.

Caution:

Indicates potential damage to hardware or software, or loss of data.

Warning:

Indicates a risk of personal injury.

Document Status

Doc Status: Preliminary

Technical Publication: 0.xx

For more information, visit our website at:

www.marvell.com

Disclaimer

No part of this document may be reproduced or transmitted in any form or by any means, electronic or mechanical, including photocopying and recording, for any purpose,

without the express written permission of Marvell. Marvell retains the right to make changes to this document at any time, without notice. Marvell makes no warranty of any

kind, expressed or implied, with regard to any information contained in this document, including, but not limited to, the implied warranties of merchantability or fitness for any

particular purpose. Further, Marvell does not warrant the accuracy or completeness of the information, text, graphics, or other items contained within this document.

Marvell products are not designed for use in life-support equipment or applications that would cause a life-threatening situation if any such products failed. Do not use

Marvell products in these types of equipment or applications.

With respect to the products described herein, the user or recipient, in the absence of appropriate U.S. government authorization, agrees:

1) Not to re-export or release any such information consisting of technology, software or source code controlled for national security reasons by the U.S. Export Control

Regulations ("EAR"), to a national of EAR Country Groups D:1 or E:2;

2) Not to export the direct product of such technology or such software, to EAR Country Groups D:1 or E:2, if such technology or software and direct products thereof are

controlled for national security reasons by the EAR; and,

3) In the case of technology controlled for national security reasons under the EAR where the direct product of the technology is a complete plant or component of a plant,

not to export to EAR Country Groups D:1 or E:2 the direct product of the plant or major component thereof, if such direct product is controlled for national security reasons

by the EAR, or is subject to controls under the U.S. Munitions List ("USML").

At all times hereunder, the recipient of any such information agrees that they shall be deemed to have manually signed this document in connection with their receipt of any

such information.

Faster, PISC, Prestera, Qdeo (for chips), QDEO logo (for chips), QuietVideo, Virtual Cable Tester, Xelerated, and Yukon are registered trademarks of Marvell or its affiliates.

Avanta, Avastar, DragonFly, HyperDuo, Kirkwood, Marvell Smart, Qdeo, QDEO logo, The World as YOU See It, Vmeta and Wirespeed by Design are trademarks of Marvell

or its affiliates.

Patent(s) Pending—Products identified in this document may be covered by one or more Marvell patents and/or patent applications.

Doc. No. MV-S107021-U0 Rev. A

Page 2

Document Classification: Proprietary Information

May 29, 2014, Preliminary

MV78230/78x60

Functional Specifications

Table of Contents

Revision History ....................................................................................................................................... 3

Preface ..................................................................................................................................................... 25

Part 1: Overview........................................................................................................... 33

2.1

2.2

2.3

2.4

2.5

2.6

2.7

2.8

2.9

2.10

2.11

2.12

2.13

2.14

2.15

2.16

2.17

2.18

2.19

2.20

2.21

2.22

2.23

2.24

2.25

2.26

2.27

2.28

Product Overview ...................................................................................................................... 35

Functional Overview ................................................................................................................. 41

Marvell® Core Processor .............................................................................................................................. 41

Level-2 Cache ............................................................................................................................................... 42

System Considerations ................................................................................................................................. 42

BootROM Firmware ...................................................................................................................................... 42

Coherency Fabric .......................................................................................................................................... 43

Multiprocessor Interrupt Controller (MPIC) .................................................................................................... 44

Timers, Counters, and Watchdog ................................................................................................................. 44

CPU Debug Capabilities ............................................................................................................................... 44

DDR3 SDRAM Controller .............................................................................................................................. 45

NAND Flash Controller (NFC) ....................................................................................................................... 45

Device Bus Controller ................................................................................................................................... 46

Ethernet Networking Controller ..................................................................................................................... 47

Hardware Buffer Management (BM) Controller ............................................................................................. 48

PCI Express Interface ................................................................................................................................... 48

Universal Serial Bus (USB 2.0) Interface ...................................................................................................... 49

Serial-SATA (SATA) II Interface .................................................................................................................... 49

Serial Peripheral Interface (SPI) ................................................................................................................... 50

Time-Division Multiplexing (TDM) Controller ................................................................................................ 50

Secure Digital Input/Output (SDIO) Controller .............................................................................................. 50

Inter-Integrated Circuit Interface (I

C) ........................................................................................................... 51

UART Interface ............................................................................................................................................. 51

Real Time Clock (RTC) ................................................................................................................................. 51

General Purpose I/Os (GPIO) Ports .............................................................................................................. 51

Power Management ...................................................................................................................................... 52

High-Speed Integrated SERDES Interface ................................................................................................... 53

Cryptographic Engines and Security Accelerators (CESA) ........................................................................... 53

XOR Engines ................................................................................................................................................ 53

Independent DMA (IDMA) Controller ............................................................................................................ 54

Doc. No. MV-S107021-U0 Rev. A

Page 4

Document Classification: Proprietary Information

May 29, 2014, Preliminary

Table of Contents

3.1

3.2

3.3

3.4

3.5

3.6

3.7

3.8

3.9

3.10

3.11

3.12

3.13

Address Map .............................................................................................................................. 55

Marvell® Core Processor Address Decoding ................................................................................................ 55

PCI Express Address Decoding .................................................................................................................... 62

IDMA Address Decoding ............................................................................................................................... 66

XOR DMA Address Decoding ....................................................................................................................... 66

Ethernet Networking Controllers Address Decoding ..................................................................................... 66

USB Address Decoding ................................................................................................................................ 67

SATA Address Decoding .............................................................................................................................. 67

Security Accelerator Address Decoding ........................................................................................................ 67

Buffer Management Address Decoding ........................................................................................................ 67

SDIO Address Decoding ............................................................................................................................... 68

TDM Address Decoding ................................................................................................................................ 68

I2C Address Decoding .................................................................................................................................. 68

Accessing the L2/SRAM from Mbus Masters ................................................................................................ 69

4.1

4.2

4.3

4.4

Internal Architecture ................................................................................................................. 70

Coherency Fabric .......................................................................................................................................... 72

DRAM Controller Interface Interconnect ....................................................................................................... 74

Mbus Interconnect ......................................................................................................................................... 74

Transaction Ordering .................................................................................................................................... 78

5.1

5.2

5.3

System Considerations ............................................................................................................. 82

Data Integrity ................................................................................................................................................. 82

PCI Express Reference Clock Output ........................................................................................................... 89

Big and Little Endian Byte Ordering .............................................................................................................. 90

6.1

6.2

6.3

6.4

6.5

6.6

6.7

6.8

BootROM Firmware ................................................................................................................... 93

Features ........................................................................................................................................................ 94

Functional Description ................................................................................................................................... 95

General Considerations ................................................................................................................................ 95

Address Decoding and Memory Management Unit (MMU) Operations ........................................................ 95

Boot Image Format ....................................................................................................................................... 96

BootROM Firmware Boot Sequence ........................................................................................................... 102

BootROM Firmware Boot Options ............................................................................................................... 115

BootROM Behavior When Recovering from Deep Idle Mode ..................................................................... 118

Part 2: CPU Subsystem ............................................................................................. 119

8.1

8.2

Marvell® Core Processor ........................................................................................................ 121

Level-2 Cache .......................................................................................................................... 122

Features ...................................................................................................................................................... 123

L2 Cache Requests Types .......................................................................................................................... 124

May 29, 2014, Preliminary

Document Classification: Proprietary Information

Doc. No. MV-S107021-U0 Rev. A

Page 5

MV78460相似产品对比

	MV78460	MV78260
描述	Multifunction Peripheral,	Multifunction Peripheral,
厂商名称	Marvell(美满科技)	Marvell(美满科技)
Reach Compliance Code	compliant	compliant
Base Number Matches	1	1

推荐资源

模拟量被干扰的可能因素，你知道吗？

采用TDA1054M和TDA2010的10W高保真电路

关于linux下DMA驱动的问题: 在linux下怎样应用DMA呢？是要先写驱动吗？系统目录linux/arch/arm/mach-s3c2410/dma.c下的这个文件make后直接insmod行吗？谢谢！...; speclcd Linux开发

ＵＳＢＡＳＰ接口下载线: 　　希望有好心人能提供小弟一些关于ＵＳＢ接口下载线的电路，元件资料！本人想自己做一个～～但找不到资料！ＱＱ：934277256 邮箱：star-night2004@163.com...; d21108609 单片机

向大家请教一个移植UCOSIII编译出错问题: 麻烦高手给看看我这个编译错误出在什么问题上，头文件路径在KEIL环境中已经指定。实在找不出来问题在哪里？ ...; ZHANGXUEJIE 实时操作系统RTOS

年度原创评选，给你喜欢的文章投个票！: 年度原创评选，给你喜欢的文章投个票！一转眼又是一年，告别2019，我们迈进2020。在过去的一年里，我们收获了很多精彩的原创文章，有酷炫的达人DIY，有实战经验，有拆解，还有实用的教程.. ......; okhxyyo 聊聊、笑笑、闹闹

TI Sitara入门笔记2一AM335X开发板的背光控制: 看了讲座，就在网上到处翻阅学习AM335X Sitara开发板的资料我们来看部分电路，是StarterKit板子的背光控制模块。 103563 他用了一块TPS61081 把电池电压升到20V供给LCD背光，而我们可以 ......; shower.xu DSP 与 ARM 处理器

开发和部署电源管理面临的挑战: 面向嵌入式 Linux 的 DPM 是一种正在发展的技术。由于全球开放源代码领域的开发人员所做的贡献，它的核心技术正在进步，但实际应用仍然必须清除一系列“路障”。　　在所有器件子系统中协调 DP ......; zbz0529 电源技术

新能源汽车是选择混动好还是纯电动好

我们在城市出行的时候，都会觉得电动汽车好处还是很多的，作为代步工具的它，也能够很好的完成自己的使命。现在大城市越来越多的小区有电动汽车专用车位，可以随时充电。当然这只是一种配套服务，真要使用起来可能一个星期才用充一次电，这也跟现在电动汽车的续航里程有直接的关系。很多人也禁不住为新能源汽车叫好，觉得很快就可以取代燃油汽车。不过我们却发现似乎还是我们国内非常热闹，在欧洲那些老牌汽车企业，在电动...[详细]
硬盘录像机编码融入智能技术解析

DVR市场发展现状 DVR即数字视频录像机，相对于传统的模拟视频录像机，采用硬盘录像，故常常被称为硬盘录像机。它是一套进行图像存储处理的计算机系统，具有对图像/语音进行长时间录像、录音、远程监视和控制的功能。本文重点介绍DVR市场发展现状及未来发展趋势。 DVR市场发展现状伴随着DVR市场规模的扩大，市场的新进者不断增多，这使得DVR市场竞争异常激烈，产品同质化严重。现在随着高清智能摄像机的出...[详细]
家电设计——安全至关重要！

　　我们正进入人类能以更低廉价格拥有更多电子产品的新时代。电子产品已经成为我们生活的必需品。举例来说，普通消费者现在都拥有冰箱、洗衣机、咖啡机等。将分离式IC带来的智能特性集成到电器中，能够改进用户体验，提供电子控制、触摸用户界面和高级显示等功能。这些特性非常有用，而安全性也是消费者关注的重点。没有人希望电器构成安全威胁。　　目前许多家用电器都采用微控制器，如果微控制器出现问题，就可能发生...[详细]
因承诺额外投资：消息称美国政府不计划取得台积电、美光股权

8 月 22 日消息，《华尔街日报》当地时间 21 日报道称，美国新一届政府不计划取得半导体晶圆代工巨头台积电和三大存储原厂之一美光的股权，因为这两家此前获得《CHIPS》法案补贴的企业均承诺了在美额外投资。美国商务部长卢特尼克本周早些时候表示，美国政府计划取得英特尔约 10% 的股权，并考虑将这一“补贴转股”模式扩大到其它半导体企业上。不过一位不愿透露姓名的政府官员表示，只有那些未承诺追加投...[详细]
中国研究人员取得电池突破或将改变电动汽车的性能和续航里程

锂电池是电动汽车的关键部件，其高能量密度使其能够在相对紧凑、轻巧的封装中存储大量能量。这对于实现单次充电后的长续航里程至关重要。图片来源：《Nature》期刊据外媒报道，中国研究人员宣布在锂电池技术上取得重大突破，使特斯拉最先进电池的能量密度（电池相对于其尺寸和重量所能存储的能量）翻了一番。目前，特斯拉最好的电池能量密度约为每公斤300瓦时，而天津大学研究人员研发的电池能量...[详细]
老年人智能多功能晴雨伞

0 引言社会人口老龄化严重，一对年轻夫妻目前需要照顾的老年人数量正逐步增加，老年人看护难的问题日益严重。老年人的生活护理和健康保障是城市建设亟须解决的问题。配合智慧城市的建设，运用现代科技为老人提供舒适、安全、便利的生活护理方式存在迫切的需求。老年人出行经常存在诸多不便，特别是下雨天气，更是给老人带去极大的不便甚至危险。老人出行依靠的雨伞目前大多只有遮雨的功能，因此，专门针对老年人设计的智能多...[详细]
基于STM32的智能家居系统应用研究

智能家居是以住宅为平台，利用综合布线、网络通信、智能家居系统设计方案、安全防范、自动控制、音视频技术将家居生活有关的设施集成，构建高效的住宅设施与家庭日程事务的管理系统，提升家居安全性、便利性、舒适性、艺术性，并实现环保节能的居住环境。 1 智能家居系统硬件平台 STM32的智能家居的系统拓扑结构如图1所示，STM32系列基于专为要求高性能、低成本、低功耗的嵌入式应用专门设计的ARM Cor...[详细]
在驾驶电动汽车时需要提前热车吗

对于热车来说，最早是源于燃油车，热车可以让发动机能够更好的进入比较好的工作状态，确保发动机能够有好的润滑条件，这也成为了开车出门前大部分人都有“热车”的习惯。而对于电动汽车来说，没有发动机等油路系统，那么需要提前热车吗？根据电动汽车的构造来说，电动汽车是由三电等部件组成，根据电动汽车的使用环境来说，确定是否需要提前热车，电动汽车采用的是锂电池，根据锂电池的特性来说，在低温的时候会因为温度导...[详细]
是德科技第三季度业绩亮眼，多领域增长强劲并上调全年展望

核心提要：是德科技（Keysight）第三季度业绩表现抢眼，营收与每股收益均超预期，订单量稳步增长。公司在人工智能（AI）、航空航天与国防、半导体等多个领域展现强劲发展势头，并基于此再次上调全年业绩展望，彰显出其在技术创新与市场拓展方面的卓越实力。第三季度业绩超预期，核心指标全面向好是德科技第三季度交出了一份令人瞩目的成绩单。该季度公司营收达 14 亿美元，同比增长 11%；每股收...[详细]
汽车传动系统的功用

我们知道，发动机输出的动力并不是直接作用于车轮上来驱动汽车行驶的，而是需经过一系列的动力传递机构。那动力到底如何传递到车轮的？动力是怎样传递的？发动机输出的动力，是要经过一系列的动力传递装置才到达驱动轮的。发动机到驱动轮之间的动力传递机构，称为汽车的传动系，主要由离合器、变速器、传动轴、主减速器、差速器以及半轴等部分组成。发动机输出的动力，先经过离合器，由变速器变扭和变速后，经传动...[详细]
为什么电子负载不能串联起来处理高电压产品？

如今，电子产品的电压继续上升到400V，600V甚至1000V，因此，很少有电子负载模型可以处理如此高的电压。许多人考虑串联连接多个电子负载，但是大多数电子负载无法串联。像直流电源一样，电子负载具有正负端子，通常用于在测试电源产品时从电源吸收功率。除了直流电以外，当然也要使用电子负载，例如DC-DC适配器，锂电池，燃料电池和太阳能电池板。为什么不能串联使用电子负载? 测试最大电流为2...[详细]
vocs在线监测设备在化工厂区的应用

随着经济的快速发展，污染源的种类日益增多，特别是化工区、工业集中区及周边环境，污染方式与生态破坏类型日趋复杂，环境污染负荷逐渐增加，环境污染事故时有发生。同时，随着公众环境意识逐渐增强，各类环境污染投诉纠纷日益频繁，因此对环境监测的种类、要求越来越高。 vocs在线监测设备采用挂壁式独立安装，无需调试，直接通电就可开始使用，可修改数据协议，可以对接平台，适合运行在高温、高粉尘、高油气等场合，...[详细]
干货 | LS1028A-C如何输出PWM方波？

最近，我收到了一个使用OK1028A-C输出pwm方波的需求.但是发现OK1028平台没有相关的说明，于是我着手写下了这篇文章。在查阅OK1028A-C原理图和《QorIQ LS1028A Reference Manual》后得知，LS1028默认有8个FlexTimer (FTM) ，每个FTM有8路pwm。默认背光采用的是FTM1产生的pwm，我们使用FTM7做pwm测试。如下图...[详细]
华为余承东演示鸿蒙智行空气悬架：语音控制自动调节底盘高度

8月19日，华为常务董事、终端BG董事长余承东在微博分享了与尊界S800车主的交流经历。车主从北京出发，已行驶5000多公里，却不知如何调节底盘高度。余承东亲自上车演示，并提醒鸿蒙智行车主，只要车上带空气悬架，野外自驾时可以和小艺说“升高底盘”，空气悬架就会自动调节到所需高度，脱困时也可以抬升底盘高度。尊界汽车官方微博8月13日发布了尊界S800汽车的8月OTA体验升级亮点，其中提到新版本新增...[详细]
优必选公布机器人自体换电相关专利

近日，优必选“机器人自体换电结构、装置及方法”专利公布。企查查专利摘要显示，机器人自体换电结构包括机器人主体、末端执行器和至少两个电池单元，机器人主体包括骨架结构以及设置于骨架结构的第一卡接组件，第一卡接组件包括配合抵压末端执行器的第一反馈部以及配合将电池单元卡接于骨架结构的第一卡接部，电池单元包括电池本体以及连接板，连接板的端侧设置有第二卡接组件。第二卡接组件包括滑动架以及弹性部，...[详细]

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多