74F182SDCQR,74F182SDCQR pdf中文资料,74F182SDCQR引脚图,74F182SDCQR电路-Datasheet-电子工程世界

74F182SDCQR: 产品描述Look-Ahead Carry Generator, F/FAST Series, 4-Bit, TTL, CDIP16, SLIM, CERAMIC, DIP-16; 产品类别逻辑逻辑; 文件大小90KB，共5页; 制造商Fairchild; 官网地址http://www.fairchildsemi.com/

下载文档详细参数全文预览

74F182SDCQR概述

Look-Ahead Carry Generator, F/FAST Series, 4-Bit, TTL, CDIP16, SLIM, CERAMIC, DIP-16

参数名称	属性值
厂商名称	Fairchild
零件包装代码	DIP
包装说明	DIP,
针数	16
Reach Compliance Code	unknown
其他特性	WITH HIGHER ORDER LOOKAHEAD
系列	F/FAST
JESD-30 代码	R-CDIP-T16
逻辑集成电路类型	LOOK-AHEAD CARRY GENERATOR
位数	4
功能数量	1
端子数量	16
最高工作温度	70 °C
最低工作温度
封装主体材料	CERAMIC, METAL-SEALED COFIRED
封装代码	DIP
封装形状	RECTANGULAR
封装形式	IN-LINE
传播延迟（tpd）	10 ns
认证状态	Not Qualified
最大供电电压 (Vsup)	5.25 V
最小供电电压 (Vsup)	4.75 V
标称供电电压 (Vsup)	5 V
表面贴装	NO
技术	TTL
温度等级	COMMERCIAL
端子形式	THROUGH-HOLE
端子位置	DUAL
Base Number Matches	1

MSP430G2553-PC通讯协议: [size=3][color=#252525]main.c[/color][color=#252525]/****************************************************************************/[/color][color=#252525]/**/[/color][color=#252525]/*Copyright (c) 2016...; fish001 微控制器 MCU

msp430单片机ADC12采样电压至1602显示程序: #include msp430x14x.h#include Config.h//开发板配置头文件，主要配置IO端口信息#include 1602.cstatic uchar Flag=0;//标志变量uint TEMP=0;//ADC值暂存变量uinttemp,A1,A2,A3,A4,A5,A6,A7;//定义的变量,显示数据处理//********************************...; fish001 微控制器 MCU

北京移动资费下调纯属做秀？！: 对于北京移动的资费下调行为，信息产业部电信研究院通信政策部副总工程师周光斌表示，目前电信资费管制已经开始从政府定价向市场定价转变，从制订资费标准向严格审批程序转变，因此电信资费最终还是必须由合理的市场竞争来实现。而此次移动资费的调整更多是迫于即将到来的3G的压力，下调资费将有利于中国移动扩大和巩固自己的市场份额。还有专家指出，此次移动“被动”下调资费在一定程度上也将迫使中国联通等竞争对手随之进行资...; xiaoxin RF/无线

怎样让EVC在生成(build)程序时不自动连接设备并下载?: 怎样让EVC在生成(build)程序时不自动连接设备并下载?就是说我每次build程序时EVC总是会默认试图连接设备并将程序下载到设备,而实际上我并不需要这么做,所以我每次都得点"取消".有没有设置让EVC不这么做?...; YANGYIHU 嵌入式系统

base成都，招有海思、君正、晨星芯片ipc经验的嵌入式软件工程师: 招聘职位：嵌入式软件工程师；职位职责：1.负责固件相关功能模块开发，实现API接口；2.负责固件相关代码编写、调试、bug修复和文档编写维护；3.负责嵌入式linux系统构建，编译环境搭建和环境优化；4.配合硬件工程师进行新硬件的调试。任职要求：1.熟悉嵌入式linux操作系统下应用程序开发；2.精通C/C++语言，做过固件开发；以及shell脚本编写，熟悉makefile或cmake；3.熟练...; mgstanley 求职招聘

FPGA设计中的CLK: FPGA设计中时序是需要考虑的三大重要问题（timing,resource,power)之一，本资料详细介绍了setup time,hold time,time skew等等，阅读了本资料后你将会在设计中采取一定的时钟策略让自己的设计满足时序要求。...; wenhuawu FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多