电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74HCT9046APW-T

产品描述IC PHASE LOCKED LOOP, PDSO16, PLL or Frequency Synthesis Circuit
产品类别模拟混合信号IC    信号电路   
文件大小205KB,共43页
制造商NXP(恩智浦)
官网地址https://www.nxp.com
标准
下载文档 详细参数 选型对比 全文预览

74HCT9046APW-T概述

IC PHASE LOCKED LOOP, PDSO16, PLL or Frequency Synthesis Circuit

74HCT9046APW-T规格参数

参数名称属性值
Source Url Status Check Date2013-06-14 00:00:00
是否Rohs认证符合
厂商名称NXP(恩智浦)
Reach Compliance Codeunknown
模拟集成电路 - 其他类型PHASE LOCKED LOOP
JESD-30 代码R-PDSO-G16
JESD-609代码e4
长度5 mm
湿度敏感等级1
功能数量1
端子数量16
最高工作温度125 °C
最低工作温度-40 °C
封装主体材料PLASTIC/EPOXY
封装代码TSSOP
封装形状RECTANGULAR
封装形式SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度(摄氏度)260
认证状态Not Qualified
座面最大高度1.1 mm
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)4.5 V
标称供电电压 (Vsup)5 V
表面贴装YES
技术CMOS
温度等级AUTOMOTIVE
端子面层NICKEL PALLADIUM GOLD
端子形式GULL WING
端子节距0.65 mm
端子位置DUAL
处于峰值回流温度下的最长时间30
宽度4.4 mm
Base Number Matches1

文档预览

下载PDF文档
74HCT9046A
PLL with band gap controlled VCO
Rev. 06 — 15 September 2009
Product data sheet
1. General description
The 74HCT9046A is a high-speed Si-gate CMOS device. It is specified in compliance with
JEDEC standard no 7A.
2. Features
I
I
I
I
I
Operation power supply voltage range from 4.5 V to 5.5 V
Low power consumption
Inhibit control for ON/OFF keying and for low standby power consumption
center frequency up to 17 MHz (typical) at V
CC
= 5.5 V
Choice of two phase comparators:
N
PC1: EXCLUSIVE-OR
N
PC2: Edge-triggered JK flip-flop
No dead zone of PC2
Charge pump output on PC2, whose current is set by an external resistor R
bias
center frequency tolerance
±10
%
Excellent Voltage Controlled Oscillator (VCO) linearity
Low frequency drift with supply voltage and temperature variations
On-chip band gap reference
Glitch free operation of VCO, even at very low frequencies
Zero voltage offset due to operational amplifier buffering
ESD protection:
N
HBM JESD22-A114F exceeds 2000 V
N
MM JESD22-A115-A exceeds 200 V
I
I
I
I
I
I
I
I
I

74HCT9046APW-T相似产品对比

74HCT9046APW-T 74HCT9046AN,699 74HCT9046AD,699
描述 IC PHASE LOCKED LOOP, PDSO16, PLL or Frequency Synthesis Circuit 74HCT9046A - PLL with band gap controlled VCO DIP 16-Pin 74HCT9046A - PLL with band gap controlled VCO SOP 16-Pin
Source Url Status Check Date 2013-06-14 00:00:00 2013-06-14 00:00:00 2013-06-14 00:00:00
是否Rohs认证 符合 符合 符合
厂商名称 NXP(恩智浦) NXP(恩智浦) NXP(恩智浦)
Reach Compliance Code unknown unknown unknown
模拟集成电路 - 其他类型 PHASE LOCKED LOOP PHASE LOCKED LOOP PHASE LOCKED LOOP
JESD-30 代码 R-PDSO-G16 R-PDIP-T16 R-PDSO-G16
JESD-609代码 e4 e4 e4
长度 5 mm 21.6 mm 9.9 mm
功能数量 1 1 1
端子数量 16 16 16
最高工作温度 125 °C 125 °C 125 °C
最低工作温度 -40 °C -40 °C -40 °C
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 TSSOP DIP SOP
封装形状 RECTANGULAR RECTANGULAR RECTANGULAR
封装形式 SMALL OUTLINE, THIN PROFILE, SHRINK PITCH IN-LINE SMALL OUTLINE
认证状态 Not Qualified Not Qualified Not Qualified
座面最大高度 1.1 mm 4.7 mm 1.75 mm
最大供电电压 (Vsup) 5.5 V 5.5 V 5.5 V
最小供电电压 (Vsup) 4.5 V 4.5 V 4.5 V
标称供电电压 (Vsup) 5 V 5 V 5 V
表面贴装 YES NO YES
技术 CMOS CMOS CMOS
温度等级 AUTOMOTIVE AUTOMOTIVE AUTOMOTIVE
端子面层 NICKEL PALLADIUM GOLD Nickel/Palladium/Gold (Ni/Pd/Au) Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式 GULL WING THROUGH-HOLE GULL WING
端子节距 0.65 mm 2.54 mm 1.27 mm
端子位置 DUAL DUAL DUAL
宽度 4.4 mm 7.62 mm 3.9 mm
Base Number Matches 1 1 1
湿度敏感等级 1 - 1
Brand Name - NXP Semiconductor NXP Semiconductor
零件包装代码 - DIP SOP
包装说明 - 0.300 INCH, PLASTIC, MO-001, SC-503-16, SOT-38-1, DIP-16 3.90 MM, PLASTIC, MS-012, SOT-109-1, SO-16
针数 - 16 16
制造商包装代码 - SOT38-4 SOT109-1
Is Samacsys - N N
封装等效代码 - DIP16,.3 SOP16,.25
电源 - 5 V 5 V
【GD32L233C-START评测】测评之三:使用定时器time5精确延时测量
本帖最后由 mameng 于 2022-1-22 20:45 编辑 (一)​GD32L233C-START例子程序用的是SysTick延时: 改造main函数:   while(1) { gpio_bit_set(GPIOA, ......
mameng GD32 MCU
C#做单片机开发
本人一直做.net开发,目前接到一单片机项目,我没做过单片机开发,请问大虾有些单片机能否支持WinCE操作系统,而且用C#开发程序,开发的程序如何导入到单片机中,然后单片机如何启动程序, ......
liufan 嵌入式系统
有關嵌入式的pptp協議
要如何去設定Linux Ubuntu的pptp 設定 並且嵌入到板子上 使板子可以連線至電腦 ...
npusue Linux开发
【连载】【ALIENTEK 战舰STM32开发板】STM32开发指南--第二十一章 待机唤醒实验
第二十一章 待机唤醒实验 本章我们将向大家介绍STM32的待机唤醒功能。在本章中,我们将使用WK_UP按键来实现唤醒和进入待机模式的功能,然后使用DS0指示状态。本章将分为如下几个部分:21.1 S ......
正点原子 stm32/stm8
【设计工具】最新版本FPGA辅助设计工具robei3.0(界面美观,便携,易学易懂。。。)
83430新出的软件未破解,不能仿真,但是可以辅助代码输入,本人初学,在写顶层连接图时很吃力(需要先用笔画出各个输入输出后在写顶层文件),我用着款软件帮助写顶层连接图,使用图形方法连接 ......
lidonglei1 FPGA/CPLD
C51智能反编译器
可以将BIN或HEX代码文件反编译成汇编程序。 本帖最后由 lycdl 于 2008-7-10 12:18 编辑 ]...
忙忙草 51单片机

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2092  1526  2194  869  581  47  36  29  19  8 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved