电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

7014S12PFG8

产品描述TQFP-64, Reel
产品类别存储    存储   
文件大小252KB,共11页
制造商IDT (Integrated Device Technology)
标准
下载文档 详细参数 全文预览

7014S12PFG8在线购买

供应商 器件名称 价格 最低购买 库存  
7014S12PFG8 - - 点击查看 点击购买

7014S12PFG8概述

TQFP-64, Reel

7014S12PFG8规格参数

参数名称属性值
Brand NameIntegrated Device Technology
是否无铅不含铅
是否Rohs认证符合
厂商名称IDT (Integrated Device Technology)
零件包装代码TQFP
包装说明LQFP,
针数64
制造商包装代码PNG64
Reach Compliance Codecompliant
ECCN代码EAR99
Samacsys DescriptionTQFP 14.0 X 14.0 X 1.4 MM
最长访问时间12 ns
JESD-30 代码S-PQFP-G64
JESD-609代码e3
长度14 mm
内存密度36864 bit
内存集成电路类型DUAL-PORT SRAM
内存宽度9
湿度敏感等级3
功能数量1
端子数量64
字数4096 words
字数代码4000
工作模式ASYNCHRONOUS
最高工作温度70 °C
最低工作温度
组织4KX9
封装主体材料PLASTIC/EPOXY
封装代码LQFP
封装形状SQUARE
封装形式FLATPACK, LOW PROFILE
并行/串行PARALLEL
峰值回流温度(摄氏度)260
认证状态Not Qualified
座面最大高度1.6 mm
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)4.5 V
标称供电电压 (Vsup)5 V
表面贴装YES
技术CMOS
温度等级COMMERCIAL
端子面层MATTE TIN
端子形式GULL WING
端子节距0.8 mm
端子位置QUAD
处于峰值回流温度下的最长时间30
宽度14 mm
Base Number Matches1

文档预览

下载PDF文档
HIGH-SPEED
4K x 9DUAL-PORT
STATIC RAM
Features:
7014S
True Dual-Ported memory cells which allow simultaneous
reads of the same memory location
High-speed access
– Commercial: 12ns (max.)
Standard-power operation
– IDT7014S
Active: 750mW (typ.)
Fully asynchronous operation from either port
TTL-compatible; single 5V (±10%) power supply
Available in 52-pin PLCC and a 64-pin TQFP
Green parts available, see ordering information
The IDT7014 is a high-speed 4K x 9 Dual-Port Static RAM designed
to be used in systems where on-chip hardware port arbitration is not
needed. This part lends itself to high-speed applications which do not rely
on BUSY signals to manage simultaneous access.
The IDT7014 provides two independent ports with separate control,
address, and I/O pins that permit independent, asynchronous access for
reads or writes to any location in memory. See functional description.
The IDT7014 utilizes a 9-bit wide data path to allow for parity at the
user's option. This feature is especially useful in data communication
applications where it is necessary to use a parity bit for transmission/
reception error checking.
Fabricated using a high-performance technology, these Dual-Ports
typically operate on only 750mW of power at maximum access times as
fast as 12ns.
The IDT7014 is packaged in a 52-pin PLCC and a 64-pin thin quad
flatpack, (TQFP).
Description:
Functional Block Diagram
R/W
L
R/W
R
OE
L
I/O
0L
- I/O
8L
I/O
CONTROL
I/O
CONTROL
OE
R
I/O
0R
- I/O
8R
A
0L
- A
11L
ADDRESS
DECODER
MEMORY
ARRAY
ADDRESS
DECODER
A
0R
- A
11R
2528 drw 01
MAY 2019
1
DSC 2528/20
OPPO裁员20%?
日前,有传闻称国内某一线手机品牌将会在下半年大规模裁员20%。外界不少人认为该国内一线手机品牌应该说的是华为。不过,也有消息显示,将要大规模裁员20%的国内一线手机品牌厂是OPPO。 ......
eric_wang 工作这点儿事
STM32F103RE的JTAG引脚被REMAP之后如何进行JTAG操作?
看到手册上说可以对JTAG相关的引脚进行REMAP操作,那岂不remap之后就无法用原来的引脚JTAG了吗?...
xysmart stm32/stm8
处理器为什么只能有一层器件,NAND却可以多层堆叠?
在知乎看到一个提问,转过来分享给大家 原文地址 处理器的器件层是不是只有最下面一层,不能多层的原因是导线连接问题复杂还是最下面一层硅(单晶硅)来制作器件性能最高?SOI的绝缘体上 ......
白丁 FPGA/CPLD
【全志异核多构 AI智能视觉V853开发板测评】简单开箱
首先感谢厂家和eeworld得活动。关于开发板和芯片资料官方主页十分详细https://v853.docs.aw-ol.com/ 这里还是做一下复读机: V853 是一颗面向智能视觉领域推出的新一代高性能、低功耗 ......
dql2016 国产芯片交流
C6000的程序优化流程及方法
C6000软件开发流程 443823 图1为C6000的软件开发流程图。图中阴影部分是开发C代码的常规流程,其他部分用于辅助和加速开发讨程. C/C++源文件首先经过C/C++编译器(C/C++cornpiler)转 ......
fish001 微控制器 MCU
导师要求做个小型嵌入式防火墙,大伙有啥好建议?
天哪,导师要求做个小型嵌入式防火墙。 要能跑UCOS系统。 我想请教各位,能否使用仿真或者什么方法比较快的做出来呢? 急死我了。希望高手赐教指点迷津 本人愿意散分。。。。 救命 ......
zyw_124 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2633  2768  2531  1870  1739  6  23  33  29  17 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved