5962-9206201MYA概述

UV PLD, 90ns, CMOS, CPGA84, WINDOWED, CERAMIC, PGA-84

5962-9206201MYA规格参数

参数名称	属性值
厂商名称	Cypress(赛普拉斯)
零件包装代码	PGA
包装说明	WPGA,
针数	84
Reach Compliance Code	unknown
ECCN代码	3A001.A.2.C
其他特性	LABS INTERCONNECTED BY PIA; 12 LABS; 192 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK
最大时钟频率	18 MHz
JESD-30 代码	S-CPGA-P84
JESD-609代码	e0
长度	27.94 mm
专用输入次数	7
I/O 线路数量	64
端子数量	84
最高工作温度	125 °C
最低工作温度	-55 °C
组织	7 DEDICATED INPUTS, 64 I/O
输出函数	MACROCELL
封装主体材料	CERAMIC, METAL-SEALED COFIRED
封装代码	WPGA
封装形状	SQUARE
封装形式	GRID ARRAY, WINDOW
可编程逻辑类型	UV PLD
传播延迟	90 ns
认证状态	Not Qualified
筛选级别	MIL-STD-883
座面最大高度	4.953 mm
最大供电电压	5.5 V
最小供电电压	4.5 V
标称供电电压	5 V
表面贴装	NO
技术	CMOS
温度等级	MILITARY
端子面层	TIN LEAD
端子形式	PIN/PEG
端子节距	2.54 mm
端子位置	PERPENDICULAR
宽度	27.94 mm
Base Number Matches	1

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件