电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

70V7599S200BCGI8

产品描述SRAM
产品类别存储    存储   
文件大小749KB,共22页
制造商IDT (Integrated Device Technology)
下载文档 详细参数 全文预览

70V7599S200BCGI8概述

SRAM

70V7599S200BCGI8规格参数

参数名称属性值
厂商名称IDT (Integrated Device Technology)
包装说明,
Reach Compliance Codecompliant
Base Number Matches1

文档预览

下载PDF文档
HIGH-SPEED 3.3V 128K x 36
SYNCHRONOUS
BANK-SWITCHABLE
DUAL-PORT STATIC RAM
WITH 3.3V OR 2.5V INTERFACE
Features:
IDT70V7599S
128K x 36 Synchronous Bank-Switchable Dual-ported
SRAM Architecture
64 independent 2K x 36 banks
– 4 megabits of memory on chip
Bank access controlled via bank address pins
High-speed data access
– Commercial: 3.4ns (200MHz)/3.6ns (166MHz)/
4.2ns (133MHz) (max.)
– Industrial: 3.6ns (166MHz)/4.2ns (133MHz) (max.)
Selectable Pipelined or Flow-Through output mode
Counter enable and repeat features
Dual chip enables allow for depth expansion without
additional logic
Full synchronous operation on both ports
– 5ns cycle time, 200MHz operation (14Gbps bandwidth)
– Fast 3.4ns clock to data out
– 1.5ns setup to clock and 0.5ns hold on all control, data, and
address inputs @ 200MHz
– Data input, address, byte enable and control registers
– Self-timed write allows fast cycle time
Separate byte controls for multiplexed bus and bus
matching compatibility
LVTTL- compatible, 3.3V (±150mV) power supply
for core
LVTTL compatible, selectable 3.3V (±150mV) or 2.5V (±100mV)
power supply for I/Os and control signals on each port
Industrial temperature range (-40°C to +85°C) is
available at 166MHz and 133MHz
Available in a 208-pin Plastic Quad Flatpack (PQFP),
208-pin fine pitch Ball Grid Array (fpBGA), and 256-pin Ball
Grid Array (BGA)
Supports JTAG features compliant with IEEE 1149.1
Green parts available, see ordering information
Functional Block Diagram
PL/FT
L
OPT
L
CLK
L
ADS
L
CNTEN
L
REPEAT
L
R/W
L
CE
0L
CE
1L
BE
3L
BE
2L
BE
1L
BE
0L
OE
L
PL/FT
R
OPT
R
CLK
R
ADS
R
CNTEN
R
REPEAT
R
R/W
R
CE
0R
CE
1R
BE
3R
BE
2R
BE
1R
BE
0R
OE
R
CONTROL
LOGIC
MUX
2Kx36
MEMORY
ARRAY
(BANK 0)
MUX
CONTROL
LOGIC
I/O
0L-35L
I/O
CONTROL
MUX
2Kx36
MEMORY
ARRAY
(BANK 1)
MUX
I/O
CONTROL
I/O
0R-35R
A
10L
A
0L
BA
5L
BA
4L
BA
3L
BA
2L
BA
1L
BA
0L
ADDRESS
DECODE
ADDRESS
DECODE
A
10R
A
0R
BA
5R
BA
4R
BA
3R
BA
2R
BA
1R
BA
0R
BANK
DECODE
MUX
2Kx36
MEMORY
ARRAY
(BANK 63)
BANK
DECODE
NOTE:
1. The Bank-Switchable dual-port uses a true SRAM
core instead of the traditional dual-port SRAM core.
As a result, it has unique operating characteristics.
Please refer to the functional description on page 19
for details.
MUX
,
TDI
TDO
JTAG
TMS
TCK
TRST
5626 drw 01
JUNE 2015
1
DSC 5626/7
©2015 Integrated Device Technology, Inc.
开源机器人操作系统——ros经典教程
这是开源机器人操作系统——ros经典教程,可以学习学习啊。 https://download.eeworld.com.cn/download/735153430/551546 ...
快羊加鞭 机器人开发
插座墙:再也不怕插座不够用了
这个Outlet Wall是一个伟大的点子。它看起来不错,而且是功能和时尚的结合,如果我准备要重新装潢我家,我真的相信有面墙会采用这个设计。  它就是它看起来的用途:一整面由电源插孔组成的墙 ......
xyh_521 创意市集
rom的读取问题,为什么输入输出用了bidir端后输出就错了?
如图所示,这是个完整的rom,我把地址输入端和输出端都连到总线上,端口用bidir端口,但是出来的结果不对,比如地址00H的数据本来是138,01H的数据是15,但是模拟后bus上的数据都是bus是高电平 ......
gongym 嵌入式系统
别动不动就是举国的胜利··
别动不动就是举国的胜利·· 某些记者真是,唉···且不说以前如何如何单飞后人家的胜利还能如此YY??同样是比赛,澳网的决赛又有几个人关注呢?李娜一路的晋级赛,包括对波娃的比 ......
781974176 聊聊、笑笑、闹闹
今天上午10:30直播Microchip采用SAM L11和TrustFLEX ATECC608安全器件的GoodLock项目
Future Electronics设计了一个独特的受信开发板GoodLock,可帮助设计人员为其嵌入式设计开发硬件安全解决方案,并对方案进行测试。这一高性价比的通用开发板具备多种先进特性,内置板上调试器/ ......
EEWORLD社区 嵌入式系统
在 99se PCB里面如何开天窗,,新人求助
我想在99SE里面开天窗。谢谢大家,求帮忙 ...
dandanyuan PCB设计

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 704  121  2531  134  873  17  13  14  35  5 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved