电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74LCX16244MEA_NL

产品描述Bus Driver, LVC/LCX/Z Series, 4-Func, 4-Bit, True Output, CMOS, PDSO48, 0.300 INCH, LEAD FREE, MO-118, SSOP-48
产品类别逻辑    逻辑   
文件大小120KB,共10页
制造商Fairchild
官网地址http://www.fairchildsemi.com/
下载文档 详细参数 选型对比 全文预览

74LCX16244MEA_NL概述

Bus Driver, LVC/LCX/Z Series, 4-Func, 4-Bit, True Output, CMOS, PDSO48, 0.300 INCH, LEAD FREE, MO-118, SSOP-48

74LCX16244MEA_NL规格参数

参数名称属性值
厂商名称Fairchild
零件包装代码SSOP
包装说明SSOP,
针数48
Reach Compliance Codeunknown
系列LVC/LCX/Z
JESD-30 代码R-PDSO-G48
JESD-609代码e3
长度15.875 mm
逻辑集成电路类型BUS DRIVER
位数4
功能数量4
端口数量2
端子数量48
最高工作温度85 °C
最低工作温度-40 °C
输出特性3-STATE WITH SERIES RESISTOR
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码SSOP
封装形状RECTANGULAR
封装形式SMALL OUTLINE, SHRINK PITCH
传播延迟(tpd)5.4 ns
认证状态Not Qualified
座面最大高度2.74 mm
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)2 V
标称供电电压 (Vsup)2.5 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子面层MATTE TIN
端子形式GULL WING
端子节距0.635 mm
端子位置DUAL
宽度7.495 mm
Base Number Matches1

文档预览

下载PDF文档
74LCX16244 Low Voltage 16-Bit Buffer/Line Driver with 5V Tolerant Inputs and Outputs
February 1994
Revised May 2005
74LCX16244
Low Voltage 16-Bit Buffer/Line Driver
with 5V Tolerant Inputs and Outputs
General Description
The LCX16244 contains sixteen non-inverting buffers with
3-STATE outputs designed to be employed as a memory
and address driver, clock driver, or bus oriented transmit-
ter/receiver. The device is nibble controlled. Each nibble
has separate 3-STATE control inputs which can be shorted
together for full 16-bit operation.
The LCX16244 is designed for low voltage (2.5 or 3.3V)
V
CC
applications with capability of interfacing to a 5V signal
environment.
The LCX16244 is fabricated with an advanced CMOS tech-
nology to achieve high speed operation while maintaining
CMOS low power dissipation.
Features
s
5V tolerant inputs and outputs
s
2.3V to 3.6V V
CC
specifications provided
s
4.5 ns t
PD
max, 10
P
A I
CCQ
max
s
Power down high impedance inputs and outputs
s
Supports live insertion/withdrawal (Note 1)
s
r
24 mA output drive (V
CC
3.0V)
s
Uses patented noise/EMI reduction circuitry
s
Latch-up performance exceeds 500 mA
s
ESD performance:
Human body model
!
2000V
Machine model
!
200V
s
Also packaged in plastic Fine-Pitch Ball Grid Array
(FBGA)
Note 1:
To ensure the high-impedance state during power up or down, OE
should be tied to V
CC
through a pull-up resistor: the minimum value or the
resistor is determined by the current-sourcing capability of the driver.
Ordering Code:
Order Number
74LCX16244G
(Note 2)(Note 3)
74LCX16244MEA
(Note 3)
74LCX16244MTD
(Note 3)
Package Number
BGA54A
MS48A
MTD48
Package Description
54-Ball Fine-Pitch Ball Grid Array (FBGA), JEDEC MO-205, 5.5mm Wide
48-Lead Small Shrink Outline Package (SSOP), JEDEC MO-118, 0.300" Wide
48-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 6.1mm Wide
Note 2:
Ordering code “G” indicates Trays.
Note 3:
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.
Logic Symbol
GTO
¥
is a trademark of Fairchild Semiconductor Corporation.
© 2005 Fairchild Semiconductor Corporation
DS012000
www.fairchildsemi.com

74LCX16244MEA_NL相似产品对比

74LCX16244MEA_NL 74LCX16244MTD_NL
描述 Bus Driver, LVC/LCX/Z Series, 4-Func, 4-Bit, True Output, CMOS, PDSO48, 0.300 INCH, LEAD FREE, MO-118, SSOP-48 Bus Driver, LVC/LCX/Z Series, 4-Func, 4-Bit, True Output, CMOS, PDSO48, 6.10 MM, LEAD FREE, MO-153, TSSOP-48
厂商名称 Fairchild Fairchild
零件包装代码 SSOP TSSOP
包装说明 SSOP, TSSOP,
针数 48 48
Reach Compliance Code unknown unknown
系列 LVC/LCX/Z LVC/LCX/Z
JESD-30 代码 R-PDSO-G48 R-PDSO-G48
JESD-609代码 e3 e3
长度 15.875 mm 12.5 mm
逻辑集成电路类型 BUS DRIVER BUS DRIVER
位数 4 4
功能数量 4 4
端口数量 2 2
端子数量 48 48
最高工作温度 85 °C 85 °C
最低工作温度 -40 °C -40 °C
输出特性 3-STATE WITH SERIES RESISTOR 3-STATE WITH SERIES RESISTOR
输出极性 TRUE TRUE
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 SSOP TSSOP
封装形状 RECTANGULAR RECTANGULAR
封装形式 SMALL OUTLINE, SHRINK PITCH SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
传播延迟(tpd) 5.4 ns 5.4 ns
认证状态 Not Qualified Not Qualified
座面最大高度 2.74 mm 1.2 mm
最大供电电压 (Vsup) 3.6 V 3.6 V
最小供电电压 (Vsup) 2 V 2 V
标称供电电压 (Vsup) 2.5 V 2.5 V
表面贴装 YES YES
技术 CMOS CMOS
温度等级 INDUSTRIAL INDUSTRIAL
端子面层 MATTE TIN MATTE TIN
端子形式 GULL WING GULL WING
端子节距 0.635 mm 0.5 mm
端子位置 DUAL DUAL
宽度 7.495 mm 6.1 mm
Base Number Matches 1 1
【颁奖礼】Hercules DIY创意大赛颁奖啦!来看看千元大礼花落谁家!
活动详情:>>Hercules DIY创意大搜集! 第一阶段颁奖名单:>>【颁奖礼】Hercules DIY创意大搜集获奖名单公布! 经过了将近半年的EEWORLD坛友的努力,我们的DIY活动终于结束了!:victory:现 ......
EEWORLD社区 微控制器 MCU
集成电路代换技巧直接代换
集成电路代换技巧直接代换 直接代换是指用其他IC不经任何改动而直接取代原来的IC,代换后不影响机器的主要性能与指标。 其代换原则是:代换IC的功能、性能指标、封装形式、引脚用途、引脚序 ......
dianzijie5 单片机
请问哪位有以太网接口HR91105A的封装或者手册啊?
请问哪位有以太网接口HR91105A的封装或者手册啊? 我在网上搜不到相关的引脚说明啊,不知道怎么画电路板了。。。。 请哪位大侠帮下忙,传一份,谢谢了~~~~~~~~...
open82977352 FPGA/CPLD
来晒个U盘
之前论坛有个晒旧设备的讨论帖子,那会就想晒的,可是不在身边,这次回家了来晒晒,也让它见见阳光{:1_95:} 281327 这U盘到我手里都12年了应该{:1_133:} 不过依旧还好着啊 281328 虽 ......
数码小叶 聊聊、笑笑、闹闹
IAR单步调试时为什么会变成全速?
在IAR单步调试的时候本来一步一步点着,到有些函数的地方突然变成全速了。。。。...
ggffzz 微控制器 MCU
大西瓜FPGA--FPGA设计高级篇--时序分析技巧
时序分析是FPGA设计的必备技能之一,特别是对于高速逻辑设计更需要时序分析,经过基础的FPGA是基于时序的逻辑器件,每一个时钟周期对于FPGA内部的寄存器都有特殊的意义,不同的时钟周期执行不同 ......
王WJR FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2052  430  2264  1450  1646  37  24  36  15  56 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved