电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

SVH-100E3ABT-2.000MHZ

产品描述Oscillator
产品类别无源元件    振荡器   
文件大小53KB,共1页
制造商Caliber
官网地址http://www.caliberelectronics.com/
下载文档 详细参数 全文预览

SVH-100E3ABT-2.000MHZ概述

Oscillator

SVH-100E3ABT-2.000MHZ规格参数

参数名称属性值
厂商名称Caliber
Reach Compliance Codeunknown
其他特性TRI-STATE; ENABLE/DISABLE FUNCTION
最大控制电压3.3 V
最小控制电压
最长下降时间5 ns
频率调整-机械NO
频率偏移/牵引率150 ppm
频率稳定性100%
线性度15%
安装特点SURFACE MOUNT
标称工作频率2 MHz
最高工作温度70 °C
最低工作温度
振荡器类型HCMOS
输出负载15 pF
物理尺寸7.0mm x 5.0mm x 1.7mm
最长上升时间5 ns
最大供电电压3.465 V
最小供电电压3.135 V
标称供电电压3.3 V
表面贴装YES
最大对称度55/45 %
Base Number Matches1

文档预览

下载PDF文档
C A L I B E R
Electronics Inc.
PART NUMBERING GUIDE
5X7X1.7mm Max.
G=4 Pad, H=6Pad (“A” pin conf. option avail.)
Frequency Stability
100 = +/-100ppm, 50 = +/-50ppm,
25 = +/-25ppm, 15 = +/-15ppm, 10 = +/- 10ppm
Frequency Pullability
A = +/-10ppm, B = +/-30ppm, C = +/-50ppm
D = +/-100ppm, E = +/- 150ppm
Operating Temperature Range
Blank= 0°C to 70°C, 48 = -40°C to 85°C
Lead-Free
RoHS Compliant
SV Series
14 Pin and 6 Pin / SMD / HCMOS / VCXO Oscillator
Environmental/Mechanical Specifications on page F5
SV G - 25 C 27 3 A B T - 40.000MHz - A
Pin Configuration
A= Pin 2 NC / Pin 5 Tristate
Tristate Option
Blank = No Connect, T = Trisate
Linearity
A = 20%, B = 15%, C = 10%, D = 5%
Duty Cycle
Blank = 40-60%, A= 45-55%
Input Voltage
Blank = 5.0V, 3=3.3V
ELECTRICAL SPECIFICATIONS
Frequency Range
Operating Temperature Range
Storage Temperature Range
Supply Voltage
Aging (at 25°C)
Load Drive Capability
Start Up Time
Linearity
Input Current
2.000MHz to 20.000MHz
20.001MHz to 40.000MHz
40.001MHz to 60.000MHz
No Connection
VIH: >2.0Vdc
VIL: <0.8Vdc
2.5Vdc ±2.0Vdc
2.5Vdc ±2.5Vdc
1.65Vdc ±1.65Vdc (or ±1.5Vdc
<60.000MHz
<60.000MHz
Inclusive of Operating Temperature Range, Supply
Voltage and Load
w/HCMOS Load
w/HCMOS Load
0.4Vdc to 2.4Vdc w/TTL Load; 20% to 80% of
Waveform w/HCMOS Load
@1.4Vdc w/TTL Load; @50% w/HCMOS Load
@1.4Vdc w/TTL Load or w/HCMOS Load
Revision: 2002-B
2.000MHz to 60.000MHz
0°C to 70°C / -40°C to 85°C
-55°C to 100°C
5.0Vdc ±5% or 3.3Vdc ±5%
±3ppm / year Maximum
15pF HCMOS Load
10mSeconds Maximum
±20%, ±15%, ±10%, ±5% Maximum
10mA Maximum
20mA Maximum
30mA Maximum
10mA Maximum (3.3V)
15mA Maximum (3.3V)
20mA Maximum (3.3V)
Pin 2 Tri-State Input Voltage
or
Pin 5 Tri-State Input Voltage
Pin 1 Control Voltage / Frequency Deviation
Enables Output
Enables Output
Disables Output: High Impedance
±10, ±, 30, ±50, ±100ppm Minimum
±10, ±, 30, ±50, ±100, ±150ppm Minimum
±10, ±, 30, ±50, ±100, ±150ppm Minimum
±10pSeconds Maximum
±100pSeconds Maximum
±50ppm, ±30ppm, ±20ppm
(-10°C to 70°C max.),
±15ppm
(-10°C to 70°C max.),
±10ppm
(-10°C to 60° max.)
90% of Vdd Minimum
10% of Vdd Maximum
5nSeconds Maximum
50 ±10% (Standard)
50±5% (Optional)
One Sigma Clock Jitter
Absolute Clock Jitter
Frequency Tolerance / Stability
Output Voltage Logic High (Voh)
Output Voltage Logic Low (Vol)
Rise Time / Fall Time
Duty Cycle
Frequency Deviation Over Control Voltage
A=±50ppm Min. / B=±100ppm Min. / C=±150ppm Min. / D=±200ppm Min. / E=±250ppm Min. /
F=±300ppm Min. / G=±350ppm Min.
MECHANICAL DIMENSIONS
5.0
Max
Metal
1.0 ±0.2
(X4 plcs.)
Marking Guide on page F3-F4
1.4 ±0.2
(X4 plcs.)
5.0
±0.2
4
1
5.08
±0.15
7.0
±0.2
Metal
1.0
±0.2
(X6 plcs.)
1.4 ±0.2
(X6 plcs.)
6
5
4
1
2
3
5.08
±0.15
7.5
Max
3
Ceramic
2.20
±0.15
Pin 2: Output
Pin 3: Supply Voltage
2
1.6
±0.2
Ceramic
Pin 1: Control Voltage (Vc)
Pin 4: Output
1.7
Max.
2.20
±0.15
Pin 3: Ground
Pin 6: Supply Voltage
Pin 1: Control Voltage (Vc)
Pin 4: Case Ground
Pin 2: Tri-State or N.C.
Pin 5: N.C. or Tristate
TEL
949-366-8700
FAX
949-366-8707
WEB
http://www.caliberelectronics.com
大家在什么地方买元器件
大家都在地方买元器件,我是一个做元器件销售的 不知道怎么样找客户,想问问各位大师是在哪些地方采购。 我是做英飞凌 IR ST TI ON 仙童这些进口物料的。全部是进口原装的,大师们有空请指点下 ......
世通371276312 模拟与混合信号
汇编 排序 (在线等啊。。。。。。。。)
代码如下。。。。。。。。 DATA SEGMENT XX DB 10, 9, 8, 7, 6, 5, 4, 3, 2,1, 0DH, 0AH, '$' I DB 9 J DB 0 LASTXCHG DB ? STACK SEGMENT ......
liuwy 嵌入式系统
6045如何产生pwm波
怎样在深圳天漠科技公司推出的6045开发板上用pwm波实现背光调整?我对内核中的board-sam9m10g45ek.c文件做了相应修改,同时还修改了配置文件,将支持该功能的驱动编进内核。烧写内核成功,在板 ......
yjh19891026 Linux开发
buffer仿真不能用的解决办法
此语句 SYSCLK : buffer std_logic;在仿真的时候会报错,那么需要改一下这条语句 SYSCLK :OUT STD_LOGIC; ,此时sysclk被定义为OUT输出信号,那么怎么才能把out转换成buffer ......
刘123 FPGA/CPLD
DSP5509原理图
DSP5509原理图 340091340092 340093 ...
Jacktang DSP 与 ARM 处理器
自建的altium designer 3D库分享
136494 136493 自建AD9 3D练习 模型文件: 136497 已建好的PCB库带3D: 136496 CAD平面图: 136495 本帖最后由 青叶漂零 于 2013-12-4 18:01 编辑 ]...
青叶漂零 PCB设计

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1098  2130  1772  2291  2769  34  3  10  58  51 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved