XREWHT-L1-0000-007AA,XREWHT-L1-0000-007AA pdf中文资料,XREWHT-L1-0000-007AA引脚图,XREWHT-L1-0000-007AA电路-Datasheet-电子工程世界

XREWHT-L1-0000-007AA: 产品描述High Power LEDs - White White 67.2lm XLamp XR-E LED; 产品类别光电子/LED; 文件大小1MB，共14页; 制造商Cree(科瑞); 官网地址http://www.cree.com/

下载文档详细参数全文预览

XREWHT-L1-0000-007AA在线购买

供应商	器件名称	价格	最低购买	库存
	XREWHT-L1-0000-007AA	-	-	点击查看	点击购买

High Power LEDs - White White 67.2lm XLamp XR-E LED

参数名称	属性值
Product Attribute	Attribute Value
制造商 Manufacturer	Cree(科瑞)
产品种类 Product Category	High Power LEDs - White
RoHS	Details
封装 / 箱体 Package / Case	SMD-2
Illumination Color	White (Warm White, Neutral White)
Luminous Flux/Radiant Flux	67.2 lm
Color Rendering Index - CRI	80
Viewing Angle	90 deg
Lens Color/Style	Clear
If - Forward Current	350 mA
Vf - Forward Voltage	3.3 V
功率额定值 Power Rating	4 W
安装风格 Mounting Style	SMD/SMT
长度 Length	9 mm
宽度 Width	7 mm
高度 Height	4.4 mm
系列 Packaging	Reel
类型 Type	XLamp XR-E LEDs
LED Size	9 mm x 7 mm x 4.4 mm
Lens Shape	Dome
Moisture Sensitive	Yes
工厂包装数量 Factory Pack Quantity	1000
Vr - Reverse Voltage	5 V
单位重量 Unit Weight	0.021164 oz

PCB设计中合理布置各元件方法: 1.1.美观不仅要考虑元件放置的整齐有序，更要考虑走线的优美流畅。由于一般外行人有时更强调前者，以此来片面*价电路设计的优劣，为了产品的形象，在性能要求不苛刻时要优先考虑前者。但是，在高性能的场合，如果不得不采用双面板，而且也封装在里面，平时看不见，就应该优先强调走线的美观。　　1.2.受力电路板应能承受安装和工作中所受的各种外力和震动。为此电路板应具有合理的形状，板上的各种孔（螺钉孔、异型孔）的...; ESD技术咨询 PCB设计

移植ax88796 网卡驱动到vivi时遇到的问题，望大虾们帮帮忙！！！: 在网上下了一个有tftp功能的vivi，但是要自己添加ax88796网卡的驱动，现将uboot-1.2.0中对应的ne2000的驱动copy到vivi下面，编译通过后，当在板子上运行的时候就出错了，后来通过prink的信息追踪到了下面的函数：static voiddp83902a_poll(void){struct dp83902a_priv_data *dp = (struct dp83902a...; almax12 嵌入式系统

关于字符串指针的初始化: 如果要初始化一个字符串有两种写法：1：char *p = "hello";2：char *p; p = "hello";这两种写法有没有错的，是否有区别。谭浩强c程序设计p238说是一样的，大家讨论一下吧...; louis0711 嵌入式系统

zigbeez在智能家居中有成熟方案的公司有几家: 我想搞一个智能家居系统，用zigbee技术，不知道这样的厂家多吗？做的好的有那几家？...; sciencefor RF/无线

求助FPGA与2812通讯问题: 小弟在此求助两个控制器通讯问题，说明：使用XINTF进行通讯，FPGA发送16位数到dsp数据总线，dsp通过周期中断读取数据总线上的数据，现在的问题是这样：有些数可以准确无误的传输过去，但我不能很准确的把握规律，大概0x5000一下的数可以传，没什么问题，但也有例外，他之上的数几乎传过去就都是0x0000了，不知道为什么。郁闷了很久还有一个问题就是，我设置的周期中的是10khz，为什么没过10k...; leejian113 FPGA/CPLD

按键的verilog问题: module key(clk,key_in,key_out);input clk;input[3:0]key_in;//按键输入output[3:0]key_out;reg[3:0]dout1,dout2,dout3;reg[3:0]a;reg i;//assign key_out=a;always@(posedge clk)//按键消抖begindout1<=key_in;dout2<=dout...; hjl240 EE_FPGA学习乐园

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多