Datasheet> 器件分类 > 半导体> 模拟混合信号IC> 82V3011PVG

82V3011PVG: 产品描述Clock Generators & Support Products T1/E1/OC3 WAN PLL; 产品类别半导体模拟混合信号IC; 文件大小344KB，共31页; 制造商IDT(艾迪悌); 官网地址http://www.idt.com/

下载文档详细参数选型对比全文预览

82V3011PVG在线购买

供应商	器件名称	价格	最低购买	库存
	82V3011PVG	-	-	点击查看	点击购买

82V3011PVG概述

Clock Generators & Support Products T1/E1/OC3 WAN PLL

82V3011PVG规格参数

参数名称	属性值
Product Attribute	Attribute Value
制造商 Manufacturer	IDT(艾迪悌)
产品种类 Product Category	Clock Generators & Support Products
RoHS	Details
封装 / 箱体 Package / Case	SSOP-56
系列 Packaging	Tube
高度 Height	2.3 mm
长度 Length	18.4 mm
宽度 Width	7.5 mm
工厂包装数量 Factory Pack Quantity	26
单位重量 Unit Weight	0.024508 oz

文档预览

下载PDF文档

全文
预览

T1/E1/OC3 WAN PLL WITH

SINGLE REFERENCE INPUT

FEATURES

• Supports AT&T TR62411 and Telcordia GR-1244-CORE Stratum

4 Enhanced and Stratum 4 timing for DS1 interfaces

• Supports ETSI ETS 300 011, TBR 4, TBR 12 and TBR 13 timing

for E1 interface

• Selectable input reference: 8 kHz, 1.544 MHz, 2.048 MHz or 19.44

MHz

• Provides C1.5o,

C3o,

C2o,

C4o,

C6o, C8o,

C16o,

C19o and

C32o

output clock signals

• Provides 7 types of 8 kHz framing pulses:

F0o,

F8o,

F16o,

F19o,

F32o,

RSP and TSP

• Provides a C2/C1.5 output clock signal with the frequency

controlled by the reference input Fref

•

IDT82V3011

Holdover frequency accuracy of 0.025 ppm

Phase slope of 5 ns per 125 µs

Attenuates wander from 2.1 Hz

Fast lock mode

Provides Time Interval Error (TIE) correction

MTIE of 600 ns

JTAG boundary scan

Holdover status indication

Freerun status indication

Normal status indication

Lock status indication

Input reference quality indication

3.3 V operation with 5 V tolerant I/O

Package available: 56-pin SSOP (Green option available)

FUNCTIONAL BLOCK DIAGRAM

TDO

TDI

OSCi

TCLR

RST

DDD

DDA

C2/C1.5

TCK

TMS

TRST

FLOCK

JTAG

OSC

C32o

C19o

C19POS

C19NEG

C16o

C8o

C4o

C2o

TIE Control

Block

Virtual

Reference

DPLL

C3o

C1.5o

C6o

F0o

F8o

MON_out

Reference

Input Monitor

Invalid Input

Signal

Detection

F16o

F19o

F32o

RSP

TSP

LOCK

Fref

Feedback Signal

State Control Circuit

Input Frequency

Selection

TIE_en MODE_sel1 MODE_sel0 Normal Holdover Freerun

F_sel1 F_sel0

IDT and the IDT logo are trademarks of Integrated Device Technology, Inc.

2006

Integrated Device Technology, Inc.

May 24, 2006

DSC-6237/5

TABLE OF CONTENTS

Pin Description...................................................................................................................................................................................................7

Functional Description ......................................................................................................................................................................................9

2.1 State Control Circuit ..................................................................................................................................................................................9

2.1.1 Normal Mode..............................................................................................................................................................................10

2.1.2 Fast Lock Mode..........................................................................................................................................................................10

2.1.3 Holdover Mode ...........................................................................................................................................................................10

2.1.4 Freerun Mode.............................................................................................................................................................................10

2.2 Frequency Select Circuit .........................................................................................................................................................................10

2.3 Reference Input Monitor ..........................................................................................................................................................................10

2.4 Invalid Input Signal Detection ..................................................................................................................................................................10

2.5 TIE Control Block.....................................................................................................................................................................................11

2.6 DPLL Block..............................................................................................................................................................................................13

2.6.1 Phase Detector (PHD)................................................................................................................................................................13

2.6.2 Limiter.........................................................................................................................................................................................13

2.6.3 Loop Filter ..................................................................................................................................................................................13

2.6.4 Fraction Block.............................................................................................................................................................................13

2.6.5 Digital Control Oscillator (DCO)..................................................................................................................................................13

2.6.6 Lock Indicator .............................................................................................................................................................................13

2.6.7 Output Interface..........................................................................................................................................................................13

2.7 OSC.........................................................................................................................................................................................................13

2.7.1 Clock Oscillator ..........................................................................................................................................................................13

2.8 JTAG .......................................................................................................................................................................................................14

2.9 Reset Circuit ............................................................................................................................................................................................14

2.10 Power Supply Filtering Techniques .........................................................................................................................................................15

Measures of Performance ...............................................................................................................................................................................16

3.1 Intrinsic Jitter ...........................................................................................................................................................................................16

3.2 Jitter Tolerance........................................................................................................................................................................................16

3.3 Jitter Transfer ..........................................................................................................................................................................................16

3.4 Frequency Accuracy................................................................................................................................................................................16

3.5 Holdover Accuracy ..................................................................................................................................................................................16

3.6 Capture Range ........................................................................................................................................................................................16

3.7 Lock Range .............................................................................................................................................................................................16

3.8 Phase Slope ............................................................................................................................................................................................16

3.9 Time Interval Error (TIE)..........................................................................................................................................................................16

3.10 Maximum Time Interval Error (MTIE) ......................................................................................................................................................16

3.11 Phase Continuity .....................................................................................................................................................................................17

3.12 Phase Lock Time.....................................................................................................................................................................................17

Absolute Maximum Ratings ............................................................................................................................................................................18

Recommended DC Operating Conditions .....................................................................................................................................................18

DC Electrical Characteristics ..........................................................................................................................................................................18

6.1 Single End Input/Output Port...................................................................................................................................................................18

6.2 Differential Output Port (LVDS) ...............................................................................................................................................................19

AC Electrical Characteristics ..........................................................................................................................................................................20

7.1 Performance ............................................................................................................................................................................................20

7.2 Intrinsic Jitter Unfiltered ...........................................................................................................................................................................21

7.3 C1.5o (1.544 MHz) Intrinsic Jitter Filtered ...............................................................................................................................................21

7.4 C2o (2.048 MHz) Intrinsic Jitter Filtered ..................................................................................................................................................21

7.5 C19o (19.44 MHz) Intrinsic Jitter Filtered ................................................................................................................................................21

7.6 8 kHz Input to 8 kHz Output Jitter Transfer .............................................................................................................................................22

7.7 1.544 MHz Input to 1.544 MHz Output Jitter Transfer.............................................................................................................................22

7.8 2.048 MHz Input to 2.048 MHz Output Jitter Transfer.............................................................................................................................22

7.9 19.44 MHz Input to 19.44 MHz Output Jitter Transfer.............................................................................................................................23

May 24, 2006

Table Of Contents

LIST OF FIGURES

Figure - 1

Figure - 2

Figure - 3

Figure - 4

Figure - 5

Figure - 6

Figure - 7

Figure - 8

Figure - 9

Figure - 10

Figure - 11

Figure - 12

Figure - 13

Figure - 14

Figure - 15

IDT82V3011 SSOP56 Package Pin Assignment ................................................................................................................................ 2

State Control Circuit ............................................................................................................................................................................ 9

State Control Diagram......................................................................................................................................................................... 9

TIE Control Block Diagram................................................................................................................................................................ 11

Reference Switch with TIE Control Block Enabled............................................................................................................................ 11

Reference Switch with TIE Control Block Disabled........................................................................................................................... 12

DPLL Block Diagram ......................................................................................................................................................................... 12

Clock Oscillator Circuit ...................................................................................................................................................................... 14

Power-Up Reset Circuit..................................................................................................................................................................... 14

IDT82V3011 Power Decoupling Scheme.......................................................................................................................................... 15

Timing Parameter Measurement Voltage Levels .............................................................................................................................. 26

Input to Output Timing (Normal Mode).............................................................................................................................................. 28

Output Timing 1................................................................................................................................................................................. 29

Output Timing 2................................................................................................................................................................................. 30

Input Control Setup and Hold Timing ................................................................................................................................................ 30

List of Figures

May 24, 2006

82V3011PVG相似产品对比

	82V3011PVG	82V3011PVG8
描述	Clock Generators & Support Products T1/E1/OC3 WAN PLL	Clock Generators & Support Products T1/E1/OC3 WAN PLL
Product Attribute	Attribute Value	Attribute Value
制造商 Manufacturer	IDT(艾迪悌)	IDT(艾迪悌)
产品种类 Product Category	Clock Generators & Support Products	Clock Generators & Support Products
RoHS	Details	Details
系列 Packaging	Tube	Reel
工厂包装数量 Factory Pack Quantity	26	1000

推荐资源

只为uC而生，uS成长历程 10: 今晚不讲废话，快速进入主题。在我们开始在具体mcu上实现之前，我们还要把用到的那些公共函数弄好。公共函数，是一组不涉及任何具体硬件操作（说到底就是底层寄存器），而只是一些 ......; 辛昕编程基础

付费求助：i.mx27挂载根文件系统: 辰汉的IMX27核心板，硬件由27+HYB18M320G+K9F2G08R0A组成，内核、bootloader以及rootfs都有，现在网络挂载不了文件系统（硬件问题），想通过其他方式，串口等，JTAG口也可以用。你能做的或做过 ......; yf19860114 嵌入式系统

国产AD/DA/时钟芯片、DDS芯片等目录大全！: 国产芯片资料分享此内容由EEWORLD论坛网友qdk12原创，如需转载或用于商业用途需征得作者同意并注明出处：355325 ...; qdk12 模拟电子

EEWORLD版主考核分数明晰: 考核对象：所有技术版主。首要项目：平均每天发贴数不低于2个； 35090 奖惩方案 EEWORLD每月将对版主进行考核，并且给予芯币和实物(视情况不同而定)奖励。每一季度，将根据考核结果 ......; soso 为我们提建议&公告

各种电源资料: 和大家一起分享一下需要的话就下吧...; zhengyingwei 单片机

自学电路的郁闷: 刚开始学习邱关源《电路》一书，书后的习题给我的感觉就是做下来一头雾水——做是可以做的，就连我也不明白为什么我要这样子做。没有以前物理课上的电路容易理解。那位大大指条明路吧...; LXD13204234670 嵌入式系统

在PSpice中仿真数字滤波器的传输线设计

　　设计人员使用Pspice时主要是仿真模拟电路。不过，用它也可以仿真数字滤波器。一个数字滤波器中的主要部件是延时元件、加法器和乘法器。加法器和乘法器可以用运算放大器来实现，延时元件可以用一根传输线来仿真。PSpice中的传输线是一种已被遗忘很久的元件，它可以实现数秒的延迟。　　　　例如，图1给出了一个二阶的回归数字滤波器。该滤波器的传递函数是：　　其中，H(z)是数字滤波器的传...[详细]
基于LDMOS的TD-SCDMA射频功率放大器

　　TD-SCDMA(时分同步码分多址接入)是第三代移动通信三大主流标准之一，是我国具有自主知识产权的通信标准，它标志着中国在移动通信领域已经进入世界先进行列，目前，TD-SCDMA的商用化进程正在顺利地进行之中。TD-SCDMA系统采用的是QPSK/8PSK调制，在高速的数据传输应用中，更是采用了如16QAM这样的调制方式。这些调制方式都属于非恒包络调制。由于调制信号在幅度和相位上都存在误差...[详细]
基于SOPC技术的医用呼吸机主控系统

　　呼吸机是可以代替人的呼吸功能或辅助人的呼吸功能的仪器。它适用于呼吸衰竭、甚至停止呼吸的病人做人工呼吸之用。它能帮助病人纠正缺氧和排出二氧化碳，是挽救某些危重病人生命的重要工具。　　现有的呼吸机产品，其主控系统大多基于单片机来实现，对于功能强一些的产品就需要使用高端单片机，这样使得系统的成本比较高，而且外围的接口模块较多，结构复杂。使用SOPC(可编程片上系统)技术设计主控系统，可充分利用I...[详细]
基于Nios II的多生理参数处理系统

　　随着医疗仪器设备向智能化、微型化、系列化、数字化和多功能方向的发展，医疗设备中逻辑控制器件也由采用中、小规模的集成芯片发展到应用现场可编程门阵列FPGA(Field Programmable Gate Array)。使用FPGA器件可以大大缩短医疗设备的研制周期，减少开发成本，同时还可以很方便地对设计进行在线修改，因此FPGA在医疗设备中有很广泛的应用。　　本文主要搭建一个多生理参数测...[详细]
摩托罗拉、斑马等七家公司联合成立RFID专利池

　　【提要】摩托罗拉、斑马等七家公司成立RFID专利池“RFID Consortium LLC”，以加快超高频RFID技术领域的专利授权，促进技术应用。　　根据美国《专利法》规定，由两家以上的公司组成,对某一特定技术的相关专利及其他知识产权进行共同管理的协会或联盟，称为专利池(patent pool)。　　近日，RFID专利池——RFIDConsortium LLC发布成立公告，...[详细]
英飞凌首超意法瑞萨工业份额排名第一

　　据市场调研公司Semicast最近发表的研究报告，英飞凌（Infineon）首次在工业市场排名第一，超过了意法半导体（ST）和瑞萨（Renesas）科技。　　据这项反映2007年市场状况的研究报告，英飞凌的市场份额从上一年的6.4%上升到7.5%。意法半导体的份额则从7.8%降至7.0%。瑞萨科技的市场份额从5.4%提高到6.5%。德州仪器（TI）的市场从5.7%上升到6.3%，但它的排...[详细]
一种独特的脑电信号放大检测电路设计

　　1 引言　　脑电信号(EEG]是由脑神经活动产生并且始终存在于中枢神经系统的自发性电位活动，含有丰富的大脑活动信息，是大脑研究、生理研究、临床脑疾病诊断的重要手段。通过对脑电信号进行记录，以提供临床数据和诊断的依据。因此脑电信号的提取具有非常重要的临床意义。　　2 设计时常遇到的技术困难　　(1)脑电信号十分微弱，一般只有50μV左右，幅值范围为5μV～100 μV。因此它要求放...[详细]
UHF RFID标签电路设计

　　射频识别(RFID)市场出现强劲增长，2004年其销售额高达17亿美元，2008年预计将达到59亿美元。这种激增的需求受到来自下一代RFID系统的带动，下一代系统将会提供非视距的可读性、改进的安全性，并可以重新配置产品信息。这些应用包括了库存跟踪、处方用药跟踪和认证、汽车安全钥匙，以及安全设施的门禁控制等。在很多以前的出版物中可以找到有关RFID应用与发展良机的细节。这些功能将可能通过EPC...[详细]
欲攻手机芯片市场破除高通垄断成关键

　　2006年，英特尔在耗费了6年的时间和约50亿美元的资金投入后，最终放弃了手机芯片市场。时隔两年，英特尔缩小了PC芯片，使手持机具有可以与PC相媲美的处理能力，一款名为凌动的芯片成为英特尔重返手机市场的最新一次尝试。　　成功打造了PC产业链的英特尔，在这样短的时间内做出如此重大的战略转变，足以说明手机市场对其巨大的吸引力。那么，英特尔重返手机芯片市场的深刻内涵是什么？它又能否重新锻造出...[详细]
采用DSP和FPGA构建高速高精运动控制器

　　数字信号处理器具有高效的数值运算能力，并能提供良好的开发环境，而可编程逻辑器件具有高度灵活的可配置性。本文描述了通过采用TMS320C32浮点DSP和可编程逻辑器件(FPGA)的组合运用来构成高速高精运动控制器，该系统通过B样条插值算法对运动曲线进行平滑处理以及运用离散PID算法对运动过程加以控制。　　运动控制卡已经在数控机床、工业机器人、医用设备、绘图仪、IC电路制造设备、IC封装...[详细]
正电子发射计算机断层成像(PE)

　　医疗成像正在取得显著进步。正电子发射计算机断层成像有助于检查患者体内的组织活动。ST提供从分立器件到32位数字处理器和存储器的广泛产品组合，帮助进一步加强磁共振成像应用。以下结构方块图可帮助您在众多推荐的适用产品中进行选择。 ...[详细]
计算机断层扫描(CT)

　　医疗成像领域正在发生日新月异的变化。计算机断层扫描可帮助患者进行成像检查。ST 提供从分立器件到32位数字处理器及存储器的广泛产品组合，可进一步加强计算机断层扫描应用。以下结构方块图可帮助您在众多推荐的适用产品中进行选择。 ...[详细]
可嵌入心电震发生器的电击系统方案

　　可嵌入心电震发生器（Implantable Cardivoerter Defibrillators-ICD）已通用几年了。ICD在连接到心脏的两个电极之间施加高压脉冲，它随时检测心脏纤维性颤动。此脉冲可高达800V，在几毫秒期间电流达几十安培。　　用电荷泵产生高电压并把它存储存一个大电容器上。通常，电击（脉冲）通过一个2相脉冲传送到心脏。图1示出2相电震发生器系统和产生所需双相脉冲的高压桥...[详细]
几种新型的高性能生物电放大器

　　概述　　生物电信号十分微弱，在检测生物电信号的同时存在强大的干扰，因此，设计高质量的生物电放大器有许多技术困难。　　本文介绍了使用ADI公司生产的集成化仪用放大器和运算放大器，设计了几种新的结构形式的高性能生物电前置放大器。图1 生物电前置放大器设计应用一图2 生物电前置放大器设计应用二图3 生物电前置放大器设计应用三　　几种新型高性能生物...[详细]
推进便携式医疗设计的嵌入式处理器

　　便携式医疗设备的特殊性决定了它们应该是对用户友好的、必须工作在无菌环境下，并且空间占用小、耗能低。同时，便携式医疗设备还需要足够的计算能力以便处理医疗数据，能够连接到无线或有线接口以便记录和发送数据。从设计人员的角度考虑，上述需求需要低功耗的单片机（MCU）和数字信号控制器（Digital Signal Controller，DSC）。　　正是有了嵌入式处理器，设计人员才有可能设...[详细]

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多