电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

5962-8767102LA

产品描述OT PLD, 20ns, TTL, CDIP24,
产品类别可编程逻辑器件    可编程逻辑   
文件大小316KB,共23页
制造商Monolithic Memories
下载文档 详细参数 全文预览

5962-8767102LA概述

OT PLD, 20ns, TTL, CDIP24,

5962-8767102LA规格参数

参数名称属性值
厂商名称Monolithic Memories
Reach Compliance Codeunknown
其他特性POWER-UP RESET
最大时钟频率28.5 MHz
JESD-30 代码R-GDIP-T24
JESD-609代码e0
长度31.9405 mm
专用输入次数12
I/O 线路数量
端子数量24
最高工作温度125 °C
最低工作温度-55 °C
组织12 DEDICATED INPUTS, 0 I/O
输出函数REGISTERED
封装主体材料CERAMIC, GLASS-SEALED
封装代码DIP
封装形状RECTANGULAR
封装形式IN-LINE
可编程逻辑类型OT PLD
传播延迟20 ns
认证状态Not Qualified
座面最大高度5.08 mm
最大供电电压5.5 V
最小供电电压4.5 V
标称供电电压5 V
表面贴装NO
技术TTL
温度等级MILITARY
端子面层TIN LEAD
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
宽度7.62 mm
Base Number Matches1

文档预览

下载PDF文档
REVISIONS
LTR
A
DESCRIPTION
Add vendor CAGE numbers 01295, 18324, and 34335 to the drawing. Added
device types 05 and 06 for vendor CAGE number 34335. Change to absolute
maximum ratings and table I. Editorial changes throughout.
Add device types 11 through 18 for vendor CAGE 34335. Removed vendor
CAGE 18324 as a source of supply for device types 05 and 06. Add vendor
CAGE 01295 to device types 15 through 18, packages L, K, and 3. Editorial
changes throughout.
Changes to table I; conditions for IIH, limits on ICC, and limits on some timing
conditions. Change pin 16 on case outline 3 to
OE . Add device type 19.
Editorial changes throughout.
DATE (YR-MO-DA)
90-03-29
APPROVED
M. Frye
B
91-05-09
M. Frye
C
93-02-19
M. Frye
D
E
Changes in accordance with NOR 5962-R142-93
Update drawing to current requirements. Editorial changes throughout. - gap
93-04-21
02-01-07
M. Frye
Raymond Monnin
THE ORIGINAL FIRST PAGE OF THIS DRAWING HAS BEEN REPLACED.
REV
SHEET
REV
SHEET
REV STATUS
OF SHEETS
PMIC N/A
E
15
E
16
E
17
E
18
REV
SHEET
PREPARED BY
Kenneth Rice
E
19
E
20
E
1
E
2
E
3
E
4
E
5
E
6
E
7
E
8
E
9
E
10
E
11
E
12
E
13
E
14
STANDARD
MICROCIRCUIT
DRAWING
THIS DRAWING IS AVAILABLE
FOR USE BY ALL
DEPARTMENTS
AND AGENCIES OF THE
DEPARTMENT OF DEFENSE
CHECKED BY
Kenneth Rice
APPROVED BY
Michael A. Frye
DRAWING APPROVAL DATE
87-09-20
DEFENSE SUPPLY CENTER COLUMBUS
COLUMBUS, OHIO 43216
http://www.dscc.dla.mil
MICROCIRCUIT, DIGITAL,
MEMORY, BIPOLAR,
PROGRAMMING LOGIC,
MONOLITHIC SILICON
AMSC N/A
REVISION LEVEL
E
SIZE
A
SHEET
CAGE CODE
67268
1 OF
20
5962-87671
DSCC FORM 2233
APR 97
DISTRIBUTION STATEMENT A. Approved for public release; distribution is unlimited.
5962-E154-02
EEWORLD大学堂----将JTAG与UCD3138配合使用
将JTAG与UCD3138配合使用:https://training.eeworld.com.cn/course/4957...
wanglan123 电源技术
电磁兼容训练文稿
189559 eeworldpostqq...
blink 电源技术
在线等高手解答!关于ds18b20与液晶12864的问题
把下面的程序下到单片机后,除了能显示自定义的字符"现在的温度为:",就是在温度显示的位置显示“22”,无论怎么样弄18b20也无法改变数值,还请论坛的各位高手解答,调试了很多天了也没找出原 ......
zhupingheng 单片机
有没有网友了解CODEBUG
刚在e络盟的广告邮件看到一个CODEBUG开发板,看起来是给小朋友玩的,有没有网友对这个有了解? 218283218284 http://cn.element14.com/codebug/codebug/codebug-programmable-wearable/ ......
dcexpert DIY/开源硬件专区
对于50Hz的干扰信号不一定用陷波器
对于50Hz的干扰信号不一定用陷波器, 对于50Hz的干扰不一定用陷波器因为在要求高时陷波器通常很难调试. 如果只是对信号处理用而言,信号频率在高端的话,比如300Hz以上,那最佳方法是作一个300H ......
freq 模拟电子
求教FPGA准确采集同步信号
请教各位大神: 我最近做FPGA采集100MHz的信号,另一路同步触发。但触发信号上升沿在40ns左右,最后导致信号波形左右晃动。 请问在FPGA中如何处理可以准确采集到触发信号,排除左右晃动的情况 ......
cshkeylock FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 464  1806  635  1716  918  40  19  5  31  28 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved