电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

100315SC

产品描述Clock Buffer Quad Clock Driver
产品类别逻辑    逻辑   
文件大小49KB,共4页
制造商Fairchild
官网地址http://www.fairchildsemi.com/
标准
下载文档 详细参数 全文预览

100315SC在线购买

供应商 器件名称 价格 最低购买 库存  
100315SC - - 点击查看 点击购买

100315SC概述

Clock Buffer Quad Clock Driver

100315SC规格参数

参数名称属性值
是否Rohs认证符合
厂商名称Fairchild
零件包装代码SOIC
包装说明0.150 INCH, MS-012, SOIC-16
针数16
Reach Compliance Codeunknown
Is SamacsysN
系列100K
输入调节DIFFERENTIAL
JESD-30 代码R-PDSO-G16
JESD-609代码e3
长度9.9 mm
逻辑集成电路类型LOW SKEW CLOCK DRIVER
湿度敏感等级1
功能数量4
反相输出次数
端子数量16
实输出次数4
最高工作温度85 °C
最低工作温度
封装主体材料PLASTIC/EPOXY
封装代码SOP
封装等效代码SOP16,.25
封装形状RECTANGULAR
封装形式SMALL OUTLINE
峰值回流温度(摄氏度)260
电源-4.2/-5.7 V
Prop。Delay @ Nom-Sup1.6 ns
传播延迟(tpd)1.07 ns
认证状态Not Qualified
Same Edge Skew-Max(tskwd)0.05 ns
座面最大高度1.75 mm
表面贴装YES
技术ECL
温度等级OTHER
端子面层Matte Tin (Sn)
端子形式GULL WING
端子节距1.27 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
宽度3.9 mm
最小 fmax750 MHz
Base Number Matches1

文档预览

下载PDF文档
100315 Low Skew Quad Clock Driver
September 1991
Revised November 1999
100315
Low Skew Quad Clock Driver
General Description
The 100315 contains four low skew differential drivers,
designed for generation of multiple, minimum skew differ-
ential clocks from a single differential input. This device
also has the capability to select a secondary single-ended
clock source for use in lower frequency system level test-
ing. The 100315 is a 300 Series redesign of the 100115
clock driver.
Features
s
Low output-to-output skew (≤50 ps)
s
Differential inputs and outputs
s
Secondary clock available for system level testing
s
2000V ESD protection
s
Voltage compensated operating range:
−4.2V
to
−5.7V
Ordering Code:
Order Number
100315SC
Package Number
M16A
Package Descriptions
16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.
Logic Diagram
Connection Diagram
Pin Descriptions
Pin Names
CLKIN, CLKIN
CLK
1–4
, CLK
1–4
TCLK
CLKSEL
Description
Differential Clock Inputs
Differential Clock Outputs
Test Clock Input (Note 1)
Clock Input Select (Note 1)
Truth Table
CLKSEL
L
L
H
H
CLKIN
L
H
X
X
CLKIN
H
L
X
X
TCLK
X
X
L
H
CLK
n
L
H
L
H
CLK
n
H
L
H
L
Note 1:
TCLK and CLKSEL are single-ended inputs, with internal 50 kΩ
pull-down resistors.
L
=
LOW Voltage Level
H
=
HIGH Voltage Level
X
=
Don't Care
© 1999 Fairchild Semiconductor Corporation
DS010960
www.fairchildsemi.com

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1843  440  2207  2798  2794  22  46  16  47  55 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved