Datasheet> 器件分类 > 存储> 存储> IS49NLC36800-33B

IS49NLC36800-33B: 产品描述DRAM 288Mbit x36 Common I/O 300MHz Leaded; 产品类别存储存储; 文件大小890KB，共34页; 制造商ISSI(芯成半导体); 官网地址http://www.issi.com/

下载文档详细参数全文预览

IS49NLC36800-33B在线购买

供应商	器件名称	价格	最低购买	库存
	IS49NLC36800-33B	-	-	点击查看	点击购买

IS49NLC36800-33B概述

DRAM 288Mbit x36 Common I/O 300MHz Leaded

IS49NLC36800-33B规格参数

参数名称	属性值
是否Rohs认证	不符合
厂商名称	ISSI(芯成半导体)
零件包装代码	BGA
包装说明	11 X 18.50 MM, FBGA-144
针数	144
Reach Compliance Code	compliant
ECCN代码	EAR99
Factory Lead Time	13 weeks 6 days
访问模式	MULTI BANK PAGE BURST
最长访问时间	3.3 ns
其他特性	AUTO REFRESH
最大时钟频率 (fCLK)	300 MHz
I/O 类型	COMMON
JESD-30 代码	R-PBGA-B144
长度	18.5 mm
内存密度	301989888 bit
内存集成电路类型	DDR DRAM
内存宽度	36
功能数量	1
端口数量	1
端子数量	144
字数	8388608 words
字数代码	8000000
工作模式	SYNCHRONOUS
最高工作温度	70 °C
最低工作温度
组织	8MX36
输出特性	3-STATE
封装主体材料	PLASTIC/EPOXY
封装代码	TBGA
封装等效代码	BGA144,12X18,40/32
封装形状	RECTANGULAR
封装形式	GRID ARRAY, THIN PROFILE
电源	1.5/1.8,1.8,2.5 V
认证状态	Not Qualified
座面最大高度	1.2 mm
连续突发长度	2,4,8
最大压摆率	0.914 mA
最大供电电压 (Vsup)	1.9 V
最小供电电压 (Vsup)	1.7 V
标称供电电压 (Vsup)	1.8 V
表面贴装	YES
技术	CMOS
温度等级	COMMERCIAL
端子形式	BALL
端子节距	1 mm
端子位置	BOTTOM
宽度	11 mm
Base Number Matches	1

文档预览

下载PDF文档

全文
预览

IS49NLC93200,IS49NLC18160,IS49NLC36800

288Mb (x9, x18, x36) Common I/O RLDRAM



2 Memory

JUNE 2017

FEATURES



400MHz DDR operation (800Mb/s/pin data rate)

28.8Gb/s peak bandwidth (x36 at 400 MHz clock

frequency)

Reduced cycle time (15ns at 400MHz)

32ms refresh (8K refresh for each bank; 64K refresh

command must be issued in total each 32ms)

8 internal banks

Non-multiplexed addresses (address multiplexing

option available)

SRAM-type interface

Programmable READ latency (RL), row cycle time,

and burst sequence length

Balanced READ and WRITE latencies in order to

optimize data bus utilization

Data mask signals (DM) to mask signal of WRITE

data; DM is sampled on both edges of DK.



Differential input clocks (CK, CK#)

Differential input data clocks (DKx, DKx#)

On-die DLL generates CK edge-aligned data and

output data clock signals

Data valid signal (QVLD)

HSTL I/O (1.5V or 1.8V nominal)

25-60Ω matched impedance outputs

2.5V V

EXT

, 1.8V V

, 1.5V or 1.8V V

DDQ

I/O

On-die termination (ODT) R

IEEE 1149.1 compliant JTAG boundary scan

Operating temperature:

Commercial

= 0° to +95°C; T

= 0°C to +70°C),

Industrial

= -40°C to +95°C; T

= -40°C to +85°C)



OPTIONS



Package:



144-ball WBGA (lead-free)

Configuration:



32Mx9



16Mx18



8Mx36

Clock Cycle Timing:

Speed Grade

-25E

2.5

-25

2.5

-33

3.3

-5

Unit



notice. ISSI assumes no liability arising out of the application or use of any information, products or services described herein. Customers are advised to obtain the

latest version of this device specification before relying on any published information and before placing orders for products.

Integrated Silicon Solution, Inc. does not recommend the use of any of its products in life support applications where the failure or malfunction of the product can

reasonably be expected to cause failure of the life support system or to significantly affect its safety or effectiveness. Products are not authorized for use in such

applications unless Integrated Silicon Solution, Inc. receives written assurance to its satisfaction, that:

a.) the risk of injury or damage has been minimized;

b.) the user assume all such risks; and

c.) potential liability of Integrated Silicon Solution, Inc is adequately protected under the circumstances

RLDRAM



is a registered trademark of Micron Technology, Inc.

Integrated Silicon Solution, Inc. – www.issi.com –

Rev. A2, 06/29/2017

IS49NLC93200,IS49NLC18160,IS49NLC36800

1.4 Ball Descriptions

Symbol

BA*

CK, CK#

CS#

DQ*

Type

Input

I/O

Description

Address inputs: Defines the row and column addresses for READ and WRITE operations. During a MODE

CK.

Bank address inputs: Selects to which internal bank a command is being applied to.

Input clock: CK and CK# are differential input clocks. Addresses and commands are latched on the rising

edge of CK. CK# is ideally 180 degrees out of phase with CK.

Chip select: CS# enables the command decoder when LOW and disables it when HIGH. When the

command decoder is disabled, new commands are ignored, but internal operations continue.

Data input: The DQ signals form the data bus. During READ commands, the data is referenced to both

edges of QK*. During WRITE commands, the data is sampled at both edges of DK.

Input data clock: DK* and DK*# are the differential input data clocks. All input data is referenced to

both edges of DK*. DK*# is ideally 180 degrees out of phase with DK*. For the x36 device, DQ0–DQ17

are referenced to DK0 and DK0# and DQ18–DQ35 are referenced to DK1 and DK1#. For the x9 and x18

devices, all DQ* are referenced to DK and DK#. All DK* and DK*# pins must always be supplied to the

device.

Input data mask: The DM signal is the input mask signal for WRITE data. Input data is masked when DM

is sampled HIGH. DM is sampled on both edges of DK (DK1 for the x36 configuration). Tie signal to

ground if not used.

IEEE 1149.1 clock input: This ball must be tied to V

if the JTAG function is not used.

IEEE 1149.1 test inputs: These balls may be left as no connects if the JTAG function is not used.

Command inputs: Sampled at the positive edge of CK, WE# and REF# define (together with CS#) the

command to be executed.

Input reference voltage: Nominally V

DDQ

/2. Provides a reference voltage for the input buffers.

External impedance (25–60Ω): This signal is used to tune the device outputs to the system data bus

impedance. DQ output impedance is set to 0.2 × RQ, where RQ is a resistor from this signal to ground.

Connecting ZQ to GND invokes the minimum impedance mode.

Output data clocks: QK* and QK*# are opposite polarity, output data clocks. They are free running, and

during READs, are edge-aligned with data output from the memory. QK*# is ideally 180 degrees out of

phase with QK*. For the x36 device, QK0 and QK0# are aligned with DQ0-DQ17, and QK1 and QK1# are

aligned with DQ18-DQ35. For the x18 device, QK0 and QK0# are aligned with DQ0-DQ8, while QK1 and

QK1# are aligned with Q9-Q17. For the x9 device, all DQs are aligned with QK0 and QK0#.

Data valid: The QVLD pin indicates valid output data. QVLD is edge-aligned with QK* and QK*#.

IEEE 1149.1 test output: JTAG output. This ball may be left as no connect if the JTAG function is not

used.

Power supply: Nominally, 1.8V.

DQ power supply: Nominally, 1.5V or 1.8V. Isolated on the device for improved noise immunity.

Power supply: Nominally, 2.5V.

Ground.

DQ ground: Isolated on the device for improved noise immunity.

Power supply: Isolated termination supply. Nominally, V

DDQ

/2.

Reserved for future use: This signal is internally connected.

Reserved for future use: This signal is not connected and can be connected to ground.

Do not use: These balls may be connected to ground. Note that if ODT is enabled, these pins are High-Z.

No function: These balls can be connected to ground.

DK*, DK*#

Input

TCK

TMS,TDI

WE#, REF#

REF

Input

I/O

QK*, QK*#

Output

QVLD

TDO

DDQ

EXT

SSQ

A21

A22

DNU

Output

Supply

Integrated Silicon Solution, Inc. – www.issi.com –

Rev. A2, 06/29/2017

推荐资源

看到一张图挺有意思的分享给大家: 109428...; IC爬虫聊聊、笑笑、闹闹

关于在WinCE上隐藏鼠标的问题？？？: 我要用程序在WinCE上隐藏鼠标光标，我要用什么函数，怎么做呢？？谢谢，高手们...; ko1982 嵌入式系统

MicroPython动手做（08）——零基础学MaixPy之识别颜色: 早上用百度搜了一下“颜色识别”，多少有了一点大致的概念，还是老办法，动手做，多实验，往前走，还请各位老师多多指点。 OpenCV（百度百科）是一个基于BSD许可（开源）发 ......; eagler8 MicroPython开源版块

Ras问题:请看下如下代码，为什么拨号上网不成功？: DWORD NetDial(HWND hWnd, LPHRASCONN pRasConn, LPWSTR ConnectionName,LPWSTR DialNumber,LPWSTR lpszAPN) { DWORD dwRet = 0; RASENTRY rasEntry; RASDIALPARAMS RasDialPar ......; azhe 嵌入式系统

MSP430定时器的使用: MSP430定时器的使用 285514 ...; Jacktang 微控制器 MCU

汽车电子技术的新应用——车载移动通信电话系统的实现: 摘要：本文通过对车载移动通信电话系统的设计和应用描述，开拓了汽车电子领域的新视野，在增加实用性的同时降低成本，达到了方便汽车消费者的目的。关键词：车载电话；汽车电子；语音芯片 1.汽 ......; frozenviolet 汽车电子

欧盟CombOLED研究瞄准高性价比生产技术

2008年7月9日, CombOLED 研究项目的工作重点是开发出高性价比的生产工艺，以实现有机发光二极管 (OLED) 的量产。欧司朗光电半导体公司固态照明部主管 Bernhard Stapp 表示：“该项目由欧盟提供资金支持，欧司朗负责协调运作，旨在为推行新型照明光源应用创造必要的条件。”这包括采用性价比卓越的方法构建新型元件架构，从而生产出大幅面透明光源。作为 LED 市场的创新推...[详细]
什么是UHF和HF技术

UHF和HF都是一般的技术分类，不过每一类都有独立的支持协议。HF在13.56MHz频段更具有一致性，虽然国际业内行业标准很多。UHF RFID在858-960MHz频段已商业化。同时也有多种国际标准支持，包括EPC global Gen 2。标签与读写器通过无线链接交换数据。链接可以通过适合任何频段的、具有不同读取范围和抗干扰性的EMF或RF场实现。HF RFID技术主要通过电磁场传送信...[详细]
基于FPGA的核物理实验定标器的设计实现

　　定标器在大学实验中有很广泛的应用，其中近代物理实验中的核物理实验里就有2个实验（G-M计数管和β吸收）要用到高压电源和定标器，而目前现有的设备一般使用的是分立元器件，已严重老化，高压极不稳定，维护也较为困难；另一方面在许多常用功能上明显欠缺，使得学生的实验课难以维持。为此我们提出了一种新的设计方案：采用EDA进行结构设计，充分发挥FPGA（Field Programmable Gate Ar...[详细]
医疗器械产品的人机界面设计与控制

　　虽然不当的医械产品设计并不总是和医械产品相关失误联系在一起的。对用户的研究表明，缺乏足够的培训占此类失误原因的70％到90％。但是即便这些责任人可能已经被“责罚”了，还是存在其它对病人造成危害的因素，其中之一就是不当的人机界面设计很多失曝都是隐藏在常规的医疗工作和医械产品使用之中，给不知情的医生和病人带来灾难。医疗器械与用户有直接关系的就是医疗器械的人机界面。人机界面设汁的优劣关系到医...[详细]
摩托罗拉、斑马等七家公司联合成立RFID专利池

　　【提要】摩托罗拉、斑马等七家公司成立RFID专利池“RFID Consortium LLC”，以加快超高频RFID技术领域的专利授权，促进技术应用。　　根据美国《专利法》规定，由两家以上的公司组成,对某一特定技术的相关专利及其他知识产权进行共同管理的协会或联盟，称为专利池(patent pool)。　　近日，RFID专利池——RFIDConsortium LLC发布成立公告，...[详细]
对超高频RFID系统应用中的几个问题的认识

　　【提要】 RFID技术将来会是无处不在的，也是勿庸置疑的。因为它给人们带来的是方便性和及时性，也就是效率，最终也就是财富！　　一、概述　　射频识别（RFID）技术将会无处不在，这是勿庸置疑的，因为它给人们带来的是方便性和及时性，也就是效率，最终也就是财富！　　但是，RFID技术有很多种，频率从125KHz到5.8GHz，标签分有源和无源，还有双频芯片及有源无源组合系统等，...[详细]
一种独特的脑电信号放大检测电路设计

　　1 引言　　脑电信号(EEG]是由脑神经活动产生并且始终存在于中枢神经系统的自发性电位活动，含有丰富的大脑活动信息，是大脑研究、生理研究、临床脑疾病诊断的重要手段。通过对脑电信号进行记录，以提供临床数据和诊断的依据。因此脑电信号的提取具有非常重要的临床意义。　　2 设计时常遇到的技术困难　　(1)脑电信号十分微弱，一般只有50μV左右，幅值范围为5μV～100 μV。因此它要求放...[详细]
如何应用计算机信息技术防范输液及用药差错

　　1 概述　　药品犹如“双刃剑”，可以治疗疾病，也可引起严重不良后果，药物的这种双重性取决于用药是否合理。不合理用药的危害十分严重，合理用药的必要性不容质疑，问题在于应采用什么手段才能防范不合理用药。　　防范不合理用药的手段主要有：实行临床药师审查制度；医师、护士、药剂人员资格审批制度；采用“合理用药”审查软件，进行合理用药审查。　　美国在实行临床药师审查制度基础上，于1992年制...[详细]
CSR首次在全球公开展示手机蓝牙低功耗技术

CSR 公司日前首次在球公开展示了手机采用 CSR BlueCore7 芯片的蓝牙低功耗技术。此次在旧金山召开的蓝牙技术联盟医疗工作组会议上展示了一套体重计和一个温度传感器，它们通过蓝牙低功耗技术与手机相联接。这是迈向建立标准化低功耗无线技术方向的重要一步，并强化了 CSR 推动蓝牙低功耗产品开发的承诺，特别是针对医疗领域的各种应用。蓝牙技术联盟有望于 2009 年一季度最终采...[详细]
基于nRF9E5的有源超高频RFID系统设计

射频识别(Radio Frequency Identification，RFID)技术是一种利用无线射频通信实现的非接触式自动识别技术，与目前广泛采用的条形码技术相比，RFID具有容量大、识别距离远、穿透能力强、抗污性强等特点。RFID技术已经发展得比较成熟并获得了大规模商用，但超高频RFID技术相对滞后。本文分析了射频芯片nRF9E5的功能特性，并将其用于RFID系统中，设计了一套有源超高频(...[详细]
AMD谈笔记本架构芯片市场大战在即

　　芯片市场的发展现状，可大致概括为Intel、AMD、SIS、VIA等芯片组研发厂商之间的缤纷争斗过程。08年初，英特尔携45nm制程处理器之强悍性能及SantaRosa移动平台余威意欲一统江湖，而此刻，一场攸关芯片市场命运新走势的战争正在徐徐拉开大幕。在这场新的争夺中，高清应用成为主流芯片厂商争夺的新战场。面对英特尔即将推出的新一代移动芯片组“Montevina”，也就是国内俗称的“迅驰2”...[详细]
英特尔下周一将发布迅驰2平台

　　随着笔记本电脑出货量开始超过台式电脑的出货量，每一次推出新的笔记本电脑平台对于英特尔来说都是非常重要的。英特尔将在7月14日星期一推出迅驰2平台，这个产品原来的代号是“Montevina”。由于英特尔自己为这个平台制作的集成的图形卡出现了问题，迅驰2平台的推出比英特尔原来的计划晚了几个星期。　　事实上，采用英特尔自己的集成的图形卡的迅驰2笔记本电脑在下周一还不能上市。下周一上市的只有配置...[详细]
最新技术为ADC器件发展注入强劲动力

　　10多年来，模数转换器(ADC)作为产业发展助力剂已在工业过程控制、医疗仪器、通信系统和雷达等产品中得到广泛应用。其参数性能的不断提高使得这些‘蓝领’器件能紧跟上最新技术要求。　　2007年2月份在旧金山举办的国际固态电路会议(ISSCC)展示了ADC的丰收成果。有关Nyquist Track的大量论文重新定义了这方面的技术发展水平，其中有两个已进入新的领域。另外也不要忘记来自一般怀疑者...[详细]
所有的医疗电源都是一样吗？

　　与其他许多应用领域的电子和功率电子不同，医疗电子，较之于那些定位于大众市场及在乎成本的消费电子和其它低价产品，要遵守的规则多得多。如果设计人员负责系统功率设计，针对系统功率部分首先要考虑的问题是：要购买还是制造有关的解决方案？　　由于医疗电子产量一般相对较低，设计人员必须考虑买或制的问题。医疗电子的设计人员很少考虑设计自己的离线功率电源。这是因为这类特殊的设计和测试所需的投资与最终的产量规模...[详细]
磁共振成像(MRI)

　　医疗成像正在取得显著进步。磁共振成像有助于检查患者体内的组织活动，可提供优质的软组织对比图像。ST提供从分立器件到32位数字处理器和存储器的广泛产品组合，帮助进一步加强磁共振成像应用。以下结构方块图可帮助您在众多推荐的适用产品中进行选择。 ...[详细]

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多