电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

ispLSI-2128VE-250LT100

产品描述CPLD - Complex Programmable Logic Devices PROGRAMMABLE SUPER FAST HI DENSITY PLD
产品类别半导体    可编程逻辑器件   
文件大小198KB,共21页
制造商Lattice(莱迪斯)
官网地址http://www.latticesemi.com
下载文档 详细参数 选型对比 全文预览

ispLSI-2128VE-250LT100在线购买

供应商 器件名称 价格 最低购买 库存  
ispLSI-2128VE-250LT100 - - 点击查看 点击购买

ispLSI-2128VE-250LT100概述

CPLD - Complex Programmable Logic Devices PROGRAMMABLE SUPER FAST HI DENSITY PLD

ispLSI-2128VE-250LT100规格参数

参数名称属性值
Product AttributeAttribute Value
制造商
Manufacturer
Lattice(莱迪斯)
产品种类
Product Category
CPLD - Complex Programmable Logic Devices
Shipping RestrictionsThis product may require additional documentation to export from the United States.
RoHSN
产品
Product
ispLSI 2128VE
Number of Macrocells128
Number of Logic Array Blocks - LABs32
Maximum Operating Frequency250 MHz
Propagation Delay - Max4 ns
Number of I/Os28 I/O
工作电源电压
Operating Supply Voltage
3.3 V
最小工作温度
Minimum Operating Temperature
0 C
最大工作温度
Maximum Operating Temperature
+ 70 C
安装风格
Mounting Style
SMD/SMT
封装 / 箱体
Package / Case
TQFP-176
系列
Packaging
Tray
高度
Height
1.4 mm
长度
Length
14 mm
Memory TypeEEPROM
宽度
Width
14 mm
Number of Gates6000
Moisture SensitiveYes
工作电源电流
Operating Supply Current
195 mA
工厂包装数量
Factory Pack Quantity
90
电源电压-最大
Supply Voltage - Max
3.6 V
电源电压-最小
Supply Voltage - Min
3 V

ispLSI-2128VE-250LT100相似产品对比

ispLSI-2128VE-250LT100 ispLSI-2128VE-135LT176 ispLSI-2128VE-135LB208 ispLSI-2128VE-100LT176 ispLSI-2128VE-250LT176 ispLSI-2128VE-135LT100 ispLSI-2128VE-100LT100
描述 CPLD - Complex Programmable Logic Devices PROGRAMMABLE SUPER FAST HI DENSITY PLD CPLD - Complex Programmable Logic Devices PROGRAMMABLE SUPER FAST HI DENSITY PLD CPLD - Complex Programmable Logic Devices PROGRAMMABLE SUPER FAST HI DENSITY PLD CPLD - Complex Programmable Logic Devices PROGRAMMABLE SUPER FAST HI DENSITY PLD CPLD - Complex Programmable Logic Devices PROGRAMMABLE SUPER FAST HI DENSITY PLD CPLD - Complex Programmable Logic Devices PROGRAMMABLE SUPER FAST HI DENSITY PLD CPLD - Complex Programmable Logic Devices PROGRAMMABLE SUPER FAST HI DENSITY PLD
制造商
Manufacturer
Lattice(莱迪斯) Lattice(莱迪斯) Lattice(莱迪斯) Lattice(莱迪斯) Lattice(莱迪斯) Lattice(莱迪斯) Lattice(莱迪斯)
产品种类
Product Category
CPLD - Complex Programmable Logic Devices CPLD - Complex Programmable Logic Devices CPLD - Complex Programmable Logic Devices CPLD - Complex Programmable Logic Devices CPLD - Complex Programmable Logic Devices CPLD - Complex Programmable Logic Devices CPLD - Complex Programmable Logic Devices
RoHS N No No No No No N
产品
Product
ispLSI 2128VE ispLSI 2128VE ispLSI 2128VE ispLSI 2128VE ispLSI 2128VE ispLSI 2128VE ispLSI 2128VE
Number of Macrocells 128 128 128 128 128 128 128
Number of Logic Array Blocks - LABs 32 32 32 32 32 32 32
Maximum Operating Frequency 250 MHz 135 MHz 135 MHz 100 MHz 250 MHz 135 MHz 100 MHz
Propagation Delay - Max 4 ns 4 ns 4 ns 4 ns 4 ns 4 ns 4 ns
Number of I/Os 28 I/O 28 I/O 28 I/O 28 I/O 28 I/O 28 I/O 28 I/O
工作电源电压
Operating Supply Voltage
3.3 V 3.3 V 3.3 V 3.3 V 3.3 V 3.3 V 3.3 V
最小工作温度
Minimum Operating Temperature
0 C 0 C 0 C 0 C 0 C 0 C 0 C
最大工作温度
Maximum Operating Temperature
+ 70 C + 70 C + 70 C + 70 C + 70 C + 70 C + 70 C
安装风格
Mounting Style
SMD/SMT SMD/SMT SMD/SMT SMD/SMT SMD/SMT SMD/SMT SMD/SMT
封装 / 箱体
Package / Case
TQFP-176 TQFP-100 TQFP-100 CABGA-100-28 CABGA-100-28 TQFP-100 TQFP-176
系列
Packaging
Tray Tray Tray Tray Tray Tray Tray
高度
Height
1.4 mm 1.4 mm 1.2 mm 1.4 mm 1.4 mm 1.4 mm 1.4 mm
长度
Length
14 mm 24 mm 17 mm 24 mm 24 mm 14 mm 14 mm
Memory Type EEPROM EEPROM EEPROM EEPROM EEPROM EEPROM EEPROM
宽度
Width
14 mm 24 mm 17 mm 24 mm 24 mm 14 mm 14 mm
Number of Gates 6000 6000 6000 6000 6000 6000 6000
Moisture Sensitive Yes Yes Yes Yes Yes Yes Yes
工作电源电流
Operating Supply Current
195 mA 195 mA 195 mA 195 mA 195 mA 195 mA 195 mA
工厂包装数量
Factory Pack Quantity
90 40 90 40 40 90 90
电源电压-最大
Supply Voltage - Max
3.6 V 3.6 V 3.6 V 3.6 V 3.6 V 3.6 V 3.6 V
电源电压-最小
Supply Voltage - Min
3 V 3 V 3 V 3 V 3 V 3 V 3 V
windows下用ultraedit编辑verilog遇到的问题
我现在准备用ultraedit编辑verilog,在wordfile中加入了如下代码,想得到自动缩进和代码折叠功能,但是现在不知道什么原因不能得到自己想要的功能,不能折叠也不能缩进,还请高人指点,不甚感激!!/L14"verilog" Line Comment = // Block Comment On = /* Block Comment Off = */ String Chars = " Fi...
eeleader-mcu FPGA/CPLD
micropython在STM32中添加了lightsleep()功能
micropython在STM32中添加了lightsleep()功能,它和deepsleep()对应,可以更加灵活的控制功耗。[url=https://github.com/micropython/micropython/commit/285d265eee834c763749f54a6d806e284be1160c]https://github.com/micropython/m ... 54a...
dcexpert MicroPython开源版块
你看《复联4》了吗?
[font=微软雅黑][size=3]这两天,你的朋友圈是不是也被《复联4》霸屏了,有剧透的,还有怕剧透的,甚至还有看完直接进医院抢救的{:1_133:}[/size][/font][align=left][font=微软雅黑][size=3]4月24日,《复仇者联盟4》中国首映,首日入账近8亿,豆瓣评分9.1,票房口碑,达历史最佳。做到这成绩,漫威影业铺垫了21部作品,用了整整11年时间。与其说...
eric_wang 聊聊、笑笑、闹闹
DSP硬件实现的优化(六)—多个M比特有符号数做累加运算时
多个M比特有符号数做累加运算时符号位的优化处理方法在通信系统中,经常会遇到多个数进行累加的情况。一般情况下,在更好的掌控时序的目标下,我们会选择用基于CSA结构的Wallace tree进行加法树压缩。基本上,参加运算的数都是有符号数,在这种情况下,不论进行累加的方法是选用Wallace tree也好,还是普通的两两相加也好,都会遇到相加过程中符号位扩展的问题,该问题不仅让设计很繁琐且易出错,而且...
fish001 DSP 与 ARM 处理器
关于ADC的初始化 谢谢
我的是f149单片机 p6.1 p6.2对应ADC输出现在想用2个ADC但是初始化方面不是很懂1是采样定时器怎么设置?2是ADC使能中断怎么设置下面这段程序有错误 但是很多寄存器不是很懂 希望告诉我怎么初始化/********************************************函数名称:Init_ADC功能:初始化ADC参数:无返回值:无********************...
willard2010 微控制器 MCU
别傻了(11):只要做好老板交待的事就行了
想要脱颖而出?让领导感到150%满足感在职场成功的一个秘诀, 不要只干领导让你做的事情,。如果你只是按照领导说的话100% 执行, 那你永远也无法脱颖而出。 在公司做领导给你分配的任务的时候,一定要多长一个心眼, 除了他布置的任务以外, 你可以提出你的建议或者是一些改善意见, 而且完成度不能是100%, 而是要达到150%.“做女人要像希拉里一样”中希拉里用的战略中一个很重要的战略就是: ” 让雇...
Lazy_Boy 工作这点儿事

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 105  106  312  831  1260 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved