CPLD - Complex Programmable Logic Devices 750 GATE EPLD 15NS, CERDIP, 883C
参数名称 | 属性值 |
是否Rohs认证 | 符合 |
零件包装代码 | DIP |
包装说明 | DIP, DIP24,.3 |
针数 | 24 |
Reach Compliance Code | compliant |
ECCN代码 | EAR99 |
Factory Lead Time | 1 week |
其他特性 | NO |
最大时钟频率 | 95 MHz |
系统内可编程 | NO |
JESD-30 代码 | R-PDIP-T24 |
JTAG BST | NO |
长度 | 31.877 mm |
专用输入次数 | 11 |
I/O 线路数量 | 10 |
宏单元数 | 10 |
端子数量 | 24 |
最高工作温度 | 70 °C |
最低工作温度 | |
组织 | 11 DEDICATED INPUTS, 10 I/O |
输出函数 | MACROCELL |
封装主体材料 | PLASTIC/EPOXY |
封装代码 | DIP |
封装等效代码 | DIP24,.3 |
封装形状 | RECTANGULAR |
封装形式 | IN-LINE |
电源 | 5 V |
可编程逻辑类型 | EE PLD |
传播延迟 | 7.5 ns |
认证状态 | Not Qualified |
座面最大高度 | 5.334 mm |
最大供电电压 | 5.5 V |
最小供电电压 | 4.5 V |
标称供电电压 | 5 V |
表面贴装 | NO |
技术 | CMOS |
温度等级 | COMMERCIAL |
端子形式 | THROUGH-HOLE |
端子节距 | 2.54 mm |
端子位置 | DUAL |
宽度 | 7.62 mm |
Base Number Matches | 1 |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved