DS1100Z-40,DS1100Z-40 pdf中文资料,DS1100Z-40引脚图,DS1100Z-40电路-Datasheet-电子工程世界

DS1100Z-40: 产品描述Delay Lines / Timing Elements 5-Tap Timing Element; 产品类别半导体模拟混合信号IC; 文件大小119KB，共7页; 制造商Maxim(美信半导体); 官网地址https://www.maximintegrated.com/en.html

下载文档详细参数全文预览

DS1100Z-40在线购买

供应商	器件名称	价格	最低购买	库存
	DS1100Z-40	-	-	点击查看	点击购买

Delay Lines / Timing Elements 5-Tap Timing Element

参数名称	属性值
Product Attribute	Attribute Value
制造商 Manufacturer	Maxim(美信半导体)
产品种类 Product Category	Delay Lines / Timing Elements
RoHS	N
Function	Active Tapped Delay Line
电源电压-最大 Supply Voltage - Max	5.25 V
电源电压-最小 Supply Voltage - Min	4.75 V
最大工作温度 Maximum Operating Temperature	+ 85 C
最小工作温度 Minimum Operating Temperature	- 40 C
安装风格 Mounting Style	SMD/SMT
封装 / 箱体 Package / Case	SOIC-Narrow-8
系列 Packaging	Tube
高度 Height	1.5 mm
长度 Length	5 mm
宽度 Width	4 mm
工厂包装数量 Factory Pack Quantity	100
单位重量 Unit Weight	0.006596 oz

有感于设计和抄板: 先申明，本帖是转帖，觉得不错，拿过来分享给大家。欢迎大家讨论。说起抄板，其实我们10多年前就在干。那是92、3年的一个夏天，在原来单位当电工，维修数控洗煤机的控制柜（我记得是夏天，印象很深：着短裤、汗衫，蹲在地上，天气暴热，汗流浃背，由于体毛较多，蹲着左右移动时大腿和小腿间的寒毛儿都遭扯脱了！痛啊！苦啊！）。哦，顺便说一下这台设备：数控洗煤机，是唐山煤研所产的，就是洗煤厂一种必备设备，但它比较高级...; wljmm 模拟电子

【社区周年庆】工程师有奖互助周火热进行中！（2015.11.2 - 2015.11.8）: [align=left][color=#000][font=微软雅黑][size=3]活动时间：2015年11月2日至 2015年11月8日[/size][/font][/color][/align][align=left][color=#000][font=微软雅黑][size=3][/size][/font][/color][/align][align=left][color=#000][f...; EEWORLD社区模拟与混合信号

EEworld论坛首届摄影大赛——发现你身边的美: 美，无处不在，每个地方，每个时段……在我们EEWORLD坛友的眼中美又是什么样子的呢？即日起EE坛友通过自己独特的视角去捕捉记录身边的美，跟帖上传照片并附一句话说明即有机会赢取芯币1000枚+UDIRC Android/IOS系统可无线操控室内直升飞机、EEWIRLD定制T恤、可调电源PCB板等精美礼品。大赛宗旨用广大E友独特的视角发现生活中已存在的美，用一颗探索的心去体会工作、学习，学会欣赏，懂...; eric_wang 聊聊、笑笑、闹闹

求一份TI的元件库与PCB库: 如题，最好是要有CC2541的原理图库的后缀是.olb,PCB库就是AD9的就可以了为什么不自己画呢？我还是想着来求助一下，明明有现成的为何还要自己画？...; ywlzh 单片机

车联网给 RF 带来的挑战与 Qorvo 的解决方案: 随着 4G/5G 频带的广泛扩展和先进载波聚合技术对数据带宽的扩充，车联网的发展趋势正紧密跟随先进的智能手机应用。其它技术趋势包括基于 C-V2X 或 DSRC 的 V2X（Vehicle to Everything）、高精度 GPS（GNSS）、雷达、毫米波和 UWB 关键 FOB。以上技术及方案通过多种途径支持自动驾驶/ADAS。V2X 通过将车辆连接至车辆、路边设施、交通信号灯和许多其它系...; Jacktang RF/无线

synplify的综合功能: synplify pro的SCOPE综合约束选项：1.时钟 clock2.时钟延迟 clock to clock3.输入输出 inputs/outputs4.寄存器 registers5.多周期路径 multi-cycle paths6.弱约束路径 false paths7.路径最大延迟 max_delay path8.约束属性 attributes9.多位置编译 compile points10...; eeleader FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多