电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

CHP1010L7960DNT

产品描述RESISTOR, METAL GLAZE/THICK FILM, 0.5 W, 0.5 %, 200 ppm, 796 ohm, SURFACE MOUNT, 1010, CHIP, ROHS COMPLIANT
产品类别无源元件    电阻器   
文件大小103KB,共4页
制造商Vishay(威世)
官网地址http://www.vishay.com
标准
下载文档 详细参数 全文预览

CHP1010L7960DNT概述

RESISTOR, METAL GLAZE/THICK FILM, 0.5 W, 0.5 %, 200 ppm, 796 ohm, SURFACE MOUNT, 1010, CHIP, ROHS COMPLIANT

CHP1010L7960DNT规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
包装说明, 1010
Reach Compliance Codecompli
其他特性STANDARD: MIL-R-55342D
JESD-609代码e2
制造商序列号CHP
安装特点SURFACE MOUNT
端子数量2
最高工作温度155 °C
最低工作温度-55 °C
封装形状RECTANGULAR PACKAGE
包装方法TR; WAFFLE PACK
额定功率耗散 (P)0.5 W
额定温度70 °C
电阻796 Ω
电阻器类型FIXED RESISTOR
尺寸代码1010
表面贴装YES
技术METAL GLAZE/THICK FILM
温度系数200 ppm/°C
端子面层Tin/Silver (Sn/Ag) - with Nickel (Ni) barrie
端子形状WRAPAROUND
容差0.5%
工作电压100 V
Base Number Matches1

文档预览

下载PDF文档
CHP, HCHP
Vishay Sfernice
High Stability Resistor Chips
Thick Film Technology
FEATURES
Robust terminations
Large ohmic value range 0.1
Ω
to 100 MΩ
Tight tolerance to 0.5 %
CHP: standard passivated version for industrial,
professional and military applications
HCHP: for high frequency applications
ESCC approvals in progress
VISHAY SFERNICE thick film resistor chips are specially
designed to meet very stringent specifications in terms of
reliability, stability 0.5 % at Pn at 70 °C during 2000 hrs.,
homogeneity, reproductibility and quality.
They conform
MIL-R-55342 D.
to
specifications
NFC
83-240
and
Sputtered Thin Film terminations, with nickel barrier, are very
convenient for high temperature operating conditions. They
can withstand thousands of very severe thermal shocks.
B (W/A), N (W/A) and F (one face) types are for solder reflow
assembly.
G (W/A) and W (one face) types are for wire bonding, gluing
and even high temperature solder reflow.
Pb-free
Available
RoHS*
COMPLIANT
ESCC and EN 140 401 802 certifications is in progress.
DIMENSIONS
in millimeters (inches)
A
D
D
D
A
D
C
C
B
E
E
DIMENSIONS
A
CASE
SIZE
MAX .TOL
+ 0.152 (0.006)
MIN. TOL.
- 0.152 (- 0.006)
1.27 (0.05)
1.27 (0.05)
1.52 (0.080)
1.91 (0.075)
2.54 (0.100)
3.05 (0.120)
3.81 (0.150)
5.08 (0.200)
2.54 (0.100)
5.58 (0.22)
6.35 (0.250)
2.54 (0.100)
B
MAX. TOL.
+ 0.127 (0.005)
MIN. TOL.
- 0.127 (- 0.005)
0.6 (0.023)
1.27 (0.050)
0.85 (0.033)
1.27 (0.050)
1.27 (0.050)
1.60 (0.063)
1.32 (0.054)
2.54 (0.100)
5.08 (0.200)
1.91 (0.075)
3.06 (0.120)
2.54 (0.100)
C
MAX. TOL.
+ 0.127 (0.005)
MIN. TOL.
- 0.127 (- 0.005)
0.5 (0.02)
0.5 (0.02)
0.5 (0.02)
0.5 (0.02)
0.5 (0.02)
0.5 (0.02)
0.5 (0.02)
0.5 (0.02)
0.5 (0.02)
0.5 (0.02)
0.5 (0.02)
0.5 (0.02)
D/E
MAX. TOL.
+ 0.13 (0.005)
MIN. TOL.
- 0.13 (- 0.005)
0.38 (0.015)
0.38 (0.015)
0.38 (0.015)
0.38 (0.015)
0.38 (0.015)
0.38 (0.015)
0.38 (0.015)
0.38 (0.015)
0.38 (0.015)
0.38 (0.015)
0.38 (0.015)
0.38 (0.015)
POWER
RATING
mW
Pn
50
125
125
200
250
250
500
1000
2)
1000
2)
750
2000
2)
500
LIMITING
ELEMENT
VOLTAGE
V
50
50
50
75
100
150
150
200
100
200
250
100
MAXIMUM
1)
RESISTANCE
UNIT
WEIGHT
IN
mG
1
3
2
4
5
8
8
26
25
21
42
12
0502
0505
0603
0705
0805
1005
1206
1505
2010
1020
2208
2512
1010
1)
Shall
2)
With
25
10
25
25
50
50
75
100
10
100
100
25
be read in conjunction with other tables
special assembly care
* Pb containing terminations are not RoHS compliant, exemptions may apply
Document Number: 52023
Revision: 19-Jul-06
For technical questions contact: sfer@vishay.com
www.vishay.com
1
求助,cpld烧写后校验错误
cpld烧写后校验错误的问题有没有人碰到过 我用的是lattice的LC4032V,每次下载后都提示校验不对, 把烧进去的jed文件读出来,发现确实跟烧写的文件不一样 每一行的最后一个1变为了0 不 ......
gb39072521 FPGA/CPLD
关于电脑登录微信,我有个小问题~~
我估计我手机电池快散架了。。没用多久又没电了。。但是微信这边又有人找我。so我要电脑登微信。。。 然后我手机已经在远离电脑的地方在充电中了,不然插拔。。so我想出了截图电脑登录微信的 ......
okhxyyo 聊聊、笑笑、闹闹
3合1开发板赠送活动的一些说明2009-5
四月份抽中的500名已经全部都发出了。出于保护网友隐私的关系,就不在网络上公开公布名单了。希望查询的网友可以发邮件到sales@winsilicon.net查询。这次没有收到了网友也不要气馁。5月底 ......
milk1038 stm32/stm8
【课后练习】课后练习1之GPIO
1.首先看下launchpad的硬件原理图 87875 2.引脚设置 PxDIR 输入/输出方向寄存器 PxIN 输入寄存器 PxOUT 输出寄存器 PxIFG 中断标志寄存器 PxIE 中断使能寄存器 PxSEL 功能选择寄存器 ......
常见泽1 微控制器 MCU
求助基于CPLD的cmi编解码电路设计的程序源代码
vhdl语言编写的...
火狐 FPGA/CPLD
DS5使用出错
求助,DS5使用中我将已有的工程添加进来之后,发现编译出现错误Description Resource Path Location Type make: *** No rule to make target 'all'. Stop. hps_lcd C/C++ Problem ...
linru FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 947  2246  651  1419  1886  2  43  58  20  11 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved