5962-9469701QRA,5962-9469701QRA pdf中文资料,5962-9469701QRA引脚图,5962-9469701QRA电路-Datasheet-电子工程世界

5962-9469701QRA: 产品描述OCTAL BUFFERS AND LINE/MOS DRIVERS WITH 3-STATE OUTPUTS 20-CDIP -55 to 125; 产品类别逻辑逻辑; 文件大小1MB，共23页; 制造商Texas Instruments(德州仪器); 官网地址http://www.ti.com.cn/

敬请期待详细参数

5962-9469701QRA概述

OCTAL BUFFERS AND LINE/MOS DRIVERS WITH 3-STATE OUTPUTS 20-CDIP -55 to 125

8位10进制频率计设计: 改进后的主要利用的计数进行频率的更换···同时我想应该可以用分频方法得到，可以仿真后好像波形不太准确···希望看到的同盟可以想下，如果用过分频方法可以贴出来让我参考参考，谢谢···...; emnqsu FPGA/CPLD

悬浮太阳能电机，见光就转，太好玩了: [media=x,500,375]https://v.youku.com/v_show/id_XNjkxODg4Njg0.html[/media]老外真会玩。不但见光转，而且磁悬浮。大家说说，这都是哪些黑科技？...; 兰博聊聊、笑笑、闹闹

TMS320C6000 DSP-----Cache 优化: [p=21, null, left][font=tahoma, helvetica, arial][size=3][color=#a0522d]一、cache性能特点[/color][/size][/font][/p][p=21, null, left][font=tahoma, helvetica, arial][size=3][color=#a0522d]优异的cache性能很大程度上依赖于c...; Aguilera 微控制器 MCU

国产FPGA高云GW1N-4系列开发板测评之——软件篇3: 下面是时序约束部分：FPGA设计中最主要的目的是实现设计满足时序要求，就是没有违例，然后才是功耗资源等等的优化，可见时序约束对设计来说的总要性了。时序分析的基本概率就不累述了，主要是基于静态时序分析，接下来我们来学习高云云源软件提供的时序编辑器，和时序约束的过程。我还是基于之前物理约束篇中提到的示例工程counter,打开工程，启动时序约束编辑工具如图：时序约束同样有两种方式可以，一种就是通过时序...; 打破传统国产芯片交流

430串口问题求指教: 430串口中断。如果只接受，不发送。而且要对所接受的数据进行分析，是一串数据怎么办，下面这对吗，求指教谢谢。void Uart_Init(void){P3SEL |= 0x30;// 选择P3.4和P3.5做UART通信端口UCTL0 |= SWRST;//开始设置串口ME1 |= URXE0;// 使能USART0的发送和接受UCTL0 |= CHAR;// 选择8位字UTCTL0 |= SSE...; cuanli007 微控制器 MCU

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多