电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

V62-04655-02XE

产品描述Logic Gates EP Quad 2-Inp Pos- And Gate
产品类别半导体    逻辑   
文件大小608KB,共14页
制造商Texas Instruments(德州仪器)
官网地址http://www.ti.com.cn/
敬请期待 详细参数 选型对比

V62-04655-02XE在线购买

供应商 器件名称 价格 最低购买 库存  
V62-04655-02XE - - 点击查看 点击购买

V62-04655-02XE概述

Logic Gates EP Quad 2-Inp Pos- And Gate

V62-04655-02XE规格参数

参数名称属性值
Product AttributeAttribute Value
制造商
Manufacturer
Texas Instruments(德州仪器)
产品种类
Product Category
Logic Gates
RoHSDetails
产品
Product
Single-Function Gate
Logic FunctionAND
Logic FamilyLVC
Number of Gates4 Gate
Number of Input Lines2 Input
Number of Output Lines1 Output
High Level Output Current- 24 mA
Low Level Output Current24 mA
传播延迟时间
Propagation Delay Time
4.1 ns
电源电压-最大
Supply Voltage - Max
3.6 V
电源电压-最小
Supply Voltage - Min
2 V
最小工作温度
Minimum Operating Temperature
- 55 C
最大工作温度
Maximum Operating Temperature
+ 125 C
安装风格
Mounting Style
SMD/SMT
封装 / 箱体
Package / Case
SOIC-14
系列
Packaging
Reel
FunctionAND
高度
Height
1.58 mm
Input TypeTTL
长度
Length
8.65 mm
工作温度范围
Operating Temperature Range
- 55 C to + 125 C
输出类型
Output Type
TTL
宽度
Width
3.91 mm
Logic TypeCMOS
Number of Bits4 bit
工作电源电流
Operating Supply Current
10 uA
工作电源电压
Operating Supply Voltage
2 V to 3.6 V
工厂包装数量
Factory Pack Quantity
2500
单位重量
Unit Weight
0.004318 oz

V62-04655-02XE相似产品对比

V62-04655-02XE V62-04655-01YE V62-04655-02YE V62-04655-01XE V62/04655-01YE V62/04655-02YE V62/04655-02XE V62/04655-01XE SN74LVC08A-EP
描述 Logic Gates EP Quad 2-Inp Pos- And Gate Logic Gates Mil Enhance Quad 2- Input Pos-AND Gate Logic Gates Mil Enhance Quad 2- Input Pos-AND Gate Logic Gates Mil Enhance Quad 2- Input Pos-AND Gate Enhanced Product Quadruple 2-Input Positive-And Gate 14-TSSOP -40 to 125 Enhanced Product Quadruple 2-Input Positive-And Gate 14-TSSOP -55 to 125 Enhanced Product Quadruple 2-Input Positive-And Gate 14-SOIC -55 to 125 Enhanced Product Quadruple 2-Input Positive-And Gate 14-SOIC -40 to 125 SN74LVC08A-EP Enhanced Product Quadruple 2-Input Positive-And Gate
fpga_pwm
我这里用了飞思卡尔公司的verilog hdl coding semiconductor reuse standard 文档中的head file格式。// +FHDR------------------------------------------------------------------------// Copyright (c) 2011 Guangxi Normal Univers...
wall_e FPGA/CPLD
求助一个s3c2410的问题
最近正在学习基于2410的开发,对于s3c2410.h头文件中,操作GPIO口的有两个函数不大明白:1。set_gpio_ctrl(x)2。write_gpio_bit(x, v)他们的定义分别如下:#define set_gpio_ctrl(x) \({ GPCON(GRAB_PORT((x))) &= ~(0x3 << (GRAB_OFS((x))*2)); \GPCON(GRAB_PORT(...
honguan 嵌入式系统
关于单片机78E58在线ISP烧录问题.
打了客服,它说ISP下载要先烧一个LDROM的BIN文件,看了一下它的要求是从10000H开始烧录,而我用的是否superpro Z 的烧录器,好像代码最大也就到8fff.请问怎么开始烧那个10000H开始的ldXXXX.bin的文件....
kmmmmy 嵌入式系统
建“犯罪Facebook”狂骗1.8亿 19岁学生入狱
新快报讯 据英国《每日邮报》报道,最近,反映社交网站Facebook 创始人马克·扎克伯格(Mark Zuckerberg)创业过程的影片《社交网络》(The Social Network)风靡一时。不过,“君子爱财,取之有道”,一名英国19岁学生最近上演了一场犯罪版的《社交网络》。3月2日,尼克·韦伯(Nick Webber)、莱恩·托马斯(Ryan Thomas)和盖瑞·凯利(Gary Kel...
张无忌1987 聊聊、笑笑、闹闹
ADE7878
[color=#222222][font=Helvetica,]STM32平台调试ADE7878,通过三相标准源给进220V电压电流基波信号,设置功率因素为0.5L,调试过程中发现总有功电能在正常累计模式下可正常累积,线路周期累计模式下寄存器的值为0;总无功电能,视在电能在两种累计模式下均无法累积,寄存器值接近于0;基波无功可正常累积,求教大神这是什么问题[/font][/color]...
wangchao910425 模拟电子
STLINK V3SET 无法仿真STM32H750
新买了一个STLINK V3SET ,无法仿真STM32H750,识别不了,各们同学有没有用过了,指点迷津!...
qq4988 stm32/stm8

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 14  100  1131  1392  1426 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved