电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

395221209

产品描述Modular Terminal Block, 15A, 1 Row(s), 1 Deck(s),
产品类别连接器    接线终端   
文件大小150KB,共3页
制造商Molex
官网地址https://www.molex.com/molex/home
标准
下载文档 详细参数 全文预览

395221209概述

Modular Terminal Block, 15A, 1 Row(s), 1 Deck(s),

395221209规格参数

参数名称属性值
是否Rohs认证符合
厂商名称Molex
Reach Compliance Codeunknown
ECCN代码EAR99
其他特性PA66
紧固方法SOLDER
安装类型BOARD
层数1
行数1
通路数9
额定电流15 A
额定电压300 V
端子和端子排类型MODULAR TERMINAL BLOCK
Base Number Matches1

文档预览

下载PDF文档
爆电路了,哈哈
今天,从日本来了个客户,拿了电路板来深圳调试,我看了电路图,只见5V电源的地和220V是共地的,心中暗喜,让他帮我测下过零信号,结果啊,哈哈,中了我的圈套,带的两快样板,全都爆了,谈笑间,墙鲁分飞湮 ......
jxb01033016 聊聊、笑笑、闹闹
ispLEVER的时钟约束项hold是否与xilinx的同样处理
ispLEVER的教程中,都没有指出电子表格中的时钟约束 hold应该怎么处理,都是空白.问:1/ispLEVER的时钟约束项hold是否与xilinx的同样处理,或者不需要添加hold约束值,2/既然ispLEVER的时钟约束有hol ......
eeleader FPGA/CPLD
怎么用VS2005开发在winCE5.0上运行的应用程序
怎么用VS2005开发在winCE5.0上运行的应用程序...
zjl2050 嵌入式系统
帮忙解决vhdl:quartus7.2 在运行if..genarate遇到的问题
本人在quartus7.2运行如下vhdl代码: library ieee; use ieee.std_logic_1164.all; entity shift is generic (len:integer); port(a,clk:in std_logic; b:out std_ ......
kittenqq 嵌入式系统
关于FPGA编译后结果能否转换为源代码的思考?
1. FPGA 编译后的. POF 和. SOF 文件 能否转换为 VHDL 或VERILOG ? 或者 XILINX 编译后的.JED 文件能否能否转换为 VHDL 或VERILOG ? 我想这个问题 如果能反推, 理论上应该可行的. 比如 单片机 ......
eeleader FPGA/CPLD
上传基于STM32F103RBT6 的MINI板 资料!
107676 107678 107679 107680 107682 这是一款以STM32F103RBT6为控制器,配置有CAN总线、RS485总线接口的MINI 开发板。既适合初学者学习用,又方便工程师做项目开发前做基于STM32系列控 ......
jiaxinhui2011 stm32/stm8

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2299  2343  482  1010  2386  36  48  30  53  57 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved