电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

IDT7026L35GG

产品描述Dual-Port SRAM, 16KX16, 35ns, CMOS, CPGA84, CERAMIC, PGA-84
产品类别存储    存储   
文件大小172KB,共18页
制造商IDT (Integrated Device Technology)
标准
下载文档 详细参数 全文预览

IDT7026L35GG概述

Dual-Port SRAM, 16KX16, 35ns, CMOS, CPGA84, CERAMIC, PGA-84

IDT7026L35GG规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
零件包装代码PGA
包装说明PGA,
针数84
Reach Compliance Codecompliant
ECCN代码EAR99
最长访问时间35 ns
其他特性SEMAPHORE; AUTOMATIC POWER DOWN; LOW POWER STANDBY MODE
JESD-30 代码S-CPGA-P84
JESD-609代码e3
长度27.94 mm
内存密度262144 bit
内存集成电路类型DUAL-PORT SRAM
内存宽度16
功能数量1
端口数量2
端子数量84
字数16384 words
字数代码16000
工作模式ASYNCHRONOUS
最高工作温度70 °C
最低工作温度
组织16KX16
输出特性3-STATE
可输出YES
封装主体材料CERAMIC, METAL-SEALED COFIRED
封装代码PGA
封装形状SQUARE
封装形式GRID ARRAY
并行/串行PARALLEL
峰值回流温度(摄氏度)260
认证状态Not Qualified
座面最大高度5.207 mm
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)4.5 V
标称供电电压 (Vsup)5 V
表面贴装NO
技术CMOS
温度等级COMMERCIAL
端子面层MATTE TIN
端子形式PIN/PEG
端子节距2.54 mm
端子位置PERPENDICULAR
处于峰值回流温度下的最长时间30
宽度27.94 mm
Base Number Matches1

文档预览

下载PDF文档
HIGH-SPEED
16K X 16 DUAL-PORT
STATIC RAM
IDT7026S/L
Features
True Dual-Ported memory cells which allow simultaneous
access of the same memory location
High-speed access
– Commercial: 15/20/25/35/55ns (max.)
– Industrial: 20/25/35/55ns (max.)
– Military: 20/25/35/55ns (max.)
Low-power operation
– IDT7026S
Active: 750mW (typ.)
Standby: 5mW (typ.)
– IDT7026L
Active: 750mW (typ.)
Standby: 1mW (typ.)
Separate upper-byte and lower-byte control for multi-
plexed bus compatibility
IDT7026 easily expands data bus width to 32 bits or more
using the Master/Slave select when cascading more than
one device
M/S = H for
BUSY
output flag on Master,
M/S = L for
BUSY
input on Slave
On-chip port arbitration logic
Full on-chip hardware support of semaphore signaling
between ports
Fully asynchronous operation from either port
TTL-compatible, single 5V (±10%) power supply
Available in 84-pin PGA and 84-pin PLCC
Industrial temperature range (-40°C to +85°C) is available
for selected speeds
Functional Block Diagram
R/
W
L
UB
L
R/
W
R
UB
R
LB
L
CE
L
OE
L
LB
R
CE
R
OE
R
I/O
8L
-I/O
15L
I/O
0L
-I/O
7L
BUSY
L
A
13L
A
0L
(1,2)
I/O
Control
I/O
Control
I/O
8R
-I/O
15R
I/O
0R
-I/O
7R
BUSY
R
A
13R
A
0R
(1,2)
Address
Decoder
14
MEMORY
ARRAY
14
Address
Decoder
CE
L
ARBITRATION
SEMAPHORE
LOGIC
CE
R
SEM
L
M/S
NOTES:
1. (MASTER):
BUSY
is output; (SLAVE):
BUSY
is input.
2.
BUSY
outputs are non-tri-stated push-pull.
SEM
R
2939 drw 01
DECEMBER 2002
1
DSC 2939/12
©2001 Integrated Device Technology, Inc.
MCU的DAC输出经过DAC0832
MCU的DAC输出经过DAC0832 直接用MCU生成DAC岂不是更好?用DAC芯片DAC0832有哪些考虑?(生成正负反相的两组波形?) 用MCU的两个PWM口也是直接可以做到的啊!DAC0832价格也挺贵 58 ......
QWE4562009 单片机
关于AD16原理图中移动元器件的问题
在AD16原理图中移动元器,连接的导线会跟着动,怎么才能移动元器件而与之相连的线不动? ...
zhangdaijinqf PCB设计
msp430引脚的使用问题
请教大神,对于有多功能的引脚,一个引脚是否可以设置为一个模块的输出,同时又是另一个模块的输入?比如msp430fr5994,其中一个引脚的功能包含比较器的输出和定时器的捕获输入,可否把这个引脚 ......
tianxiaoya 微控制器 MCU
TI新出了个带以太网的芯片SimpleLink™ MSP432E4系列
本帖最后由 damiaa 于 2017-12-7 10:53 编辑 TI新出了个带以太网的芯片SimpleLink™ MSP432E4 Ethernet microcontrollers MSP432E401Y The SimpleLink MSP432E401Y Arm® Cortex& ......
damiaa TI技术论坛
抢EE新年福袋——晒我这里的新年
这一年,过得也没什么特别的吧。大概有四个内容。 1.串亲戚。2.锻炼 。3.给父亲洗澡。4.母亲给我缝衣服。 家乡没什么特别的习俗。 吃饺子,贴春联,挂红灯。放鞭炮。看春晚,拜年。图片不上了 ......
ienglgge 聊聊、笑笑、闹闹
EEWORLD大学堂----通过Arria 10 FPGA硬核浮点DSP功能降低逻辑成本
通过Arria 10 FPGA硬核浮点DSP功能降低逻辑成本:https://training.eeworld.com.cn/course/2043通过Arria 10 FPGA硬核浮点DSP功能降低逻辑成本...
chenyy FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2525  2708  2884  2642  2173  59  19  58  15  13 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved