电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

IDT70V659S15DRI

产品描述32K X 36 DUAL-PORT SRAM, 12 ns, PBGA256
产品类别存储   
文件大小317KB,共24页
制造商IDT(艾迪悌)
官网地址http://www.idt.com/
下载文档 详细参数 全文预览

IDT70V659S15DRI概述

32K X 36 DUAL-PORT SRAM, 12 ns, PBGA256

32K × 36 双端口静态随机存储器, 12 ns, PBGA256

IDT70V659S15DRI规格参数

参数名称属性值
功能数量1
端子数量256
最大工作温度85 Cel
最小工作温度-40 Cel
最大供电/工作电压3.45 V
最小供电/工作电压3.15 V
额定供电电压3.3 V
最大存取时间12 ns
加工封装描述17 X 17 MM, 1.40 MM HEIGHT, 1 MM PITCH, BGA-256
状态ACTIVE
工艺CMOS
包装形状SQUARE
包装尺寸GRID ARRAY, LOW PROFILE
表面贴装Yes
端子形式BALL
端子间距1 mm
端子涂层TIN LEAD
端子位置BOTTOM
包装材料PLASTIC/EPOXY
温度等级INDUSTRIAL
内存宽度36
组织32K X 36
存储密度1.18E6 deg
操作模式ASYNCHRONOUS
位数32768 words
位数32K
内存IC类型DUAL-PORT SRAM
串行并行PARALLEL

文档预览

下载PDF文档
HIGH-SPEED 3.3V
IDT70V659/58/57S
128/64/32K x 36
ASYNCHRONOUS DUAL-PORT
STATIC RAM
Features
True Dual-Port memory cells which allow simultaneous
access of the same memory location
High-speed access
– Commercial: 10/12/15ns (max.)
– Industrial: 12/15ns (max.)
Dual chip enables allow for depth expansion without
external logic
IDT70V659/58/57 easily expands data bus width to 72 bits
or more using the Master/Slave select when cascading
more than one device
M/S = V
IH
for
BUSY
output flag on Master,
M/S = V
IL
for
BUSY
input on Slave
Busy and Interrupt Flags
On-chip port arbitration logic
Full on-chip hardware support of semaphore signaling
between ports
Fully asynchronous operation from either port
Separate byte controls for multiplexed bus and bus
matching compatibility
Supports JTAG features compliant to IEEE 1149.1
LVTTL-compatible, single 3.3V (±150mV) power supply for
core
LVTTL-compatible, selectable 3.3V (±150mV)/2.5V (±100mV)
power supply for I/Os and control signals on each port
Available in a 208-pin Plastic Quad Flatpack, 208-ball fine
pitch Ball Grid Array, and 256-ball Ball Grid Array
Industrial temperature range (–40°C to +85°C) is available
for selected speeds
Functional Block Diagram
BE
3L
BE
2L
BE
1L
BE
0L
BE
3R
BE
2R
BE
1R
BE
0R
R/
W
L
CE
0L
CE
1L
B
E
0
L
B
E
1
L
B
E
2
L
B
E
3
L
BBBB
EEEE
3 2 10
RRRR
R/
W
R
CE
0R
CE
1R
OE
L
Dout0-8_L
Dout0-8_R
Dout9-17_L
Dout9-17_R
Dout18-26_L Dout18-26_R
Dout27-35_L Dout27-35_R
OE
R
128/64/32K x 36
MEMORY
ARRAY
I/O
0L-
I/O
35L
Di n_L
Di n_R
I/O
0R -
I/O
35R
A
16 L(1)
A
0L
Address
Decoder
ADDR_L
ADDR_R
Address
Decoder
A
16R(1)
A
0R
CE
0L
CE
1L
OE
L
R/W
L
BUSY
L(2,3)
SEM
L
INT
L(3)
ARBITRATION
INTERRUPT
SEMAPHORE
LOGIC
OE
R
R/W
R
CE
0R
CE
1R
M/S
BUSY
R(2,3)
SEM
R
INT
R(3)
TDI
TDO
JTAG
TMS
TCK
TRST
4869 drw 01
NOTES:
1. A
16
is a NC for IDT70V658. Also, Addresses A
16
and A
15
are NC's for IDT70V657.
2.
BUSY
is an input as a Slave (M/S=V
IL
) and an output when it is a Master (M/S=V
IH
).
3.
BUSY
and
INT
are non-tri-state totem-pole outputs (push-pull).
MARCH 2004
DSC-4869/5
1
©2004 Integrated Device Technology, Inc.
[C/C++] 【高效c语言】(八)--基于ARM的高效C语言编程
ARM处理器提高执行速度和减小代码尺寸是嵌入式软件设计的关键需求,以其高性能、低功耗、低成本等优势被广泛应用于各种成功的32位嵌入式系统中。尽管大多数的ARM编译器和调试器都带有性能优化工 ......
小煜 编程基础
【平头哥RVB2601开发板试用体验】Part2:录音与播放
1.介绍 官方提供了录音与播放例程,现在我们来走一遍它的流程,其实用习惯CDK就觉得还不错的。 2.测试 首先先找到例程,我这里直接从官方提供的例程中解压,选择【ch2601_ft_demo】例 ......
PowerWorld 玄铁RISC-V活动专区
WLAN参数解释
单播帧(Unicast Frame),多播帧(Mulitcast Frame),误帧(Frame Errors),重发帧(Frame Retries),所有单播帧字节数(Unicast Bytes),所有多播帧字节数(Multicast Bytes) 发送速率kb/s( ......
banana 无线连接
FPGA/CPLD是否属于微处理器?
如果按照微处理器的概念来说FPGA和CPLD是不是不属于微处理器的行列啊?...
open82977352 FPGA/CPLD
EEWORLD大学堂----电子封装中的力学
电子封装中的力学:https://training.eeworld.com.cn/course/5211电子封装中的力学 华中科技大学 刘胜...
木犯001号 模拟电子
时间触发和状态机思想的嵌入式系统 分析都给大家传上去了!
今天我给大家讲一下: 时间触发的嵌入式系统 : 我先给大家了一个程序:这个程序是在PC机上测试过,大家给点意见! #include "stdio.h" #define TASKmax 5 typedef unsigned long u32; ......
daicheng 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1874  2727  761  2253  239  43  55  6  2  21 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved