240-0321-9SPB4J5-18L,240-0321-9SPB4J5-18L pdf中文资料,240-0321-9SPB4J5-18L引脚图,240-0321-9SPB4J5-18L电路-Datasheet-电子工程世界

240-0321-9SPB4J5-18L: 产品描述D Microminiature Connector, 9 Contact(s), Female, 0.05 inch Pitch, Crimp Terminal, Locking,; 产品类别连接器连接器; 文件大小166KB，共2页; 制造商Glenair; 官网地址http://www.glenair.com/

下载文档详细参数全文预览

240-0321-9SPB4J5-18L概述

D Microminiature Connector, 9 Contact(s), Female, 0.05 inch Pitch, Crimp Terminal, Locking,

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
Reach Compliance Code	not_compliant
ECCN代码	EAR99
其他特性	STANDARD: MIL-DTL-83513
主体宽度	0.322 inch
主体深度	0.805 inch
主体长度	0.785 inch
连接器类型	D MICROMINIATURE CONNECTOR
接触器设计	PREASSEM CONN
联系完成配合	NOT SPECIFIED
触点性别	FEMALE
触点材料	NOT SPECIFIED
触点模式	STAGGERED
触点电阻	8 mΩ
触点样式	RND PIN-SKT
DIN 符合性	NO
介电耐压	250VDC V
空壳	NO
滤波功能	YES
IEC 符合性	NO
最大插入力	2.78 N
绝缘电阻	5000000000 Ω
绝缘体材料	LIQUID CRYSTAL POLYMER (LCP)
MIL 符合性	YES
插接触点节距	0.05 inch
匹配触点行间距	0.05 inch
插接信息	MULTIPLE MATING PARTS AVAILABLE
混合触点	NO
安装选项1	LOCKING
安装选项2	JACKSCREW
安装类型	CABLE
装载的行数	2
最高工作温度	125 °C
最低工作温度	-55 °C
选件	GENERAL PURPOSE
电镀厚度	50u inch
额定电流（信号）	3 A
可靠性	COMMERCIAL
外壳面层	CADMIUM
外壳材料	ALUMINUM ALLOY
外壳尺寸	A
端接类型	SOLDER
触点总数	9
最大线径	24 AWG
最小线径	24 AWG
Base Number Matches	1

又吃了一小会儿TI文档笔误的苦: 在[color=#cc00][font=Arial, sans-serif][size=12px][url=http://www.ti.com/litv/zip/slac490]Capacitive Touch BoosterPack (430BOOST-SENSE1) Software and Design Documentation[/url][/size][/font][/color][co...; wangfuchong 微控制器 MCU

结构体内存分配问题: 举个例子：1.struct2.struct{{char a;char a;int b;char c;char c;short d;short d;int b;}}存储方式：1.|*|*|*|a||b[31:24]|b[23:16]|b[15:8]|b[7:0]||d[15:8] |d[7:0]|*|c|2.| d[15:8]| d[7:0] |c|a||b[31:24]|b[23:16]|b[15...; daicheng 嵌入式系统

基于嵌入式处理器PowerPC7447的设计方案: 根据航空电子系统对显示技术的需求，针对机载环境的应用特点，提出了基于PowerPC7447处理器的显示平台的设计方案，并对该平台的构成及功能实现进行了设计。显示平台通过集中控制和综合显示，能及时响应和集中处理飞行员的各种命令。同时，显示平台强大的图形处理和数据处理能力对在三维地图显示基础上叠加导航、战术和飞行参数等技术提供了支持。通过综合测试和应用表明，本显示平台具有通用性强、可扩展性强、数据吞吐...; Aguilera 微控制器 MCU

请教在飓风3FPGA上关于DDR接口实现的问题: 在Cyclone111的25F324C5FPGA上实现DDR的时序接口电路，遇到很大的麻烦，由于该芯片没有对应的现成可调用的DQ和DQS模块，须手动编写接口VHDL程序，在DQS和DQ的读写时许实现上遇到很大麻烦，用PLL产生400M作为采样时钟通过状态机进行读写时序产生，仿真出了很大问题，数据老是错乱不堪，不知是否为采样频率过高加上Q2仿真延时导致错乱缘故？仿真前的时序约束也考虑到了，可就是实现...; eeleader FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多