1N4385GP/60,1N4385GP/60 pdf中文资料,1N4385GP/60引脚图,1N4385GP/60电路-Datasheet-电子工程世界

1N4385GP/60: 产品描述Rectifier Diode, 1 Element, 1A, 600V V(RRM), Silicon, DO-204AC, PLASTIC, DO-15, 2 PIN; 产品类别分立半导体二极管; 文件大小328KB，共4页; 制造商Vishay(威世); 官网地址http://www.vishay.com

下载文档详细参数全文预览

1N4385GP/60概述

Rectifier Diode, 1 Element, 1A, 600V V(RRM), Silicon, DO-204AC, PLASTIC, DO-15, 2 PIN

参数名称	属性值
是否Rohs认证	不符合
零件包装代码	DO-15
包装说明	PLASTIC, DO-15, 2 PIN
针数	2
Reach Compliance Code	unknow
ECCN代码	EAR99
其他特性	FREE WHEELING DIODE, LOW LEAKAGE CURRENT
外壳连接	ISOLATED
配置	SINGLE
二极管元件材料	SILICON
二极管类型	RECTIFIER DIODE
JEDEC-95代码	DO-204AC
JESD-30 代码	O-PALF-W2
JESD-609代码	e0
元件数量	1
端子数量	2
最高工作温度	175 °C
最低工作温度	-65 °C
最大输出电流	1 A
封装主体材料	PLASTIC/EPOXY
封装形状	ROUND
封装形式	LONG FORM
峰值回流温度（摄氏度）	NOT SPECIFIED
认证状态	Not Qualified
最大重复峰值反向电压	600 V
最大反向恢复时间	2 µs
表面贴装	NO
端子面层	TIN LEAD
端子形式	WIRE
端子位置	AXIAL
处于峰值回流温度下的最长时间	NOT SPECIFIED
Base Number Matches	1

【转】自己DIY超牛电池盒: 先上效果图首先找一些18650电池来然后是这些小铁环，用来做电池盒的正负极。螺丝上的垫圈都可以拿来代替！放在正极的铁环中孔要大一点放在负极的铁环，中孔可以小一点正极的铁环中孔要大一点铁环上上一点焊锡，便于焊接。把铁环和电线焊接在一起橡皮筋用橡皮筋把铁皮固定住：用纸胶布把橡皮筋固定住。这里推荐大家使用比较宽的那种橡皮筋，而不是图上的这种细的。[align=left]下面是最重要的角色！[/align...; eric_wang 创意市集

WINCE4.2安装出错，请高手帮忙!: WINCE4.2安装时出错,错误提示如下:Error 21337.Setup encountered problems installing some critical emulation components.You may continue the install,but the emulator may not work .Would you like to continue setup?哪...; 小飞龙 WindowsCE

verilog写频率计失败 FPGA(cyclone4)开发板心得第05贴: FPGA板子到手不学学HDL语言总是说不过去的,看了看verilog的教程,感觉干看太空洞了,不如做点什么,于是就打算做一个频率计,想看看最高能检测到多高频率的方波.发现一个很大的问题,verilog不支持任意模除,所以在数据显示的时候.很简单的:ds[0]=signal_cnt;ds[1]=signal_cnt/10;ds[2]=signal_cnt/100;ds[3]=signal_cnt/1...; astwyg FPGA/CPLD

stm32学习（3）--GPIO: STM32的IO口可以由软件配置成8种模式：1、输入浮空2、输入上拉3、输入下拉4、模拟输入5、开漏输出6、推挽输出7、推挽式复用功能8、开漏复用功能每个IO口可以自由编程，单IO口寄存器必须要按32位字被访问。STM32的很多IO口都是5V兼容的，这些IO口在与5V电平的外设连接的时候很有优势，具体哪些IO口是5V兼容的，可以从该芯片的数据手册管脚描述章节查到（I/O Level标FT的就是5V...; tzzhuang stm32/stm8

sdram 控制器: 求解一下 sdram 控制器代码段中的 command 中一段关于仲裁的代码，怎么实现的？代码段如下：// set command_delay shift register and command_done flag// The command delay shift register is a timer that is used to ensure that// the SDRAM de...; 小霍 FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多