电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

5962F9656602VXX

产品描述Binary Counter, AC Series, Synchronous, Positive Edge Triggered, 4-Bit, Bidirectional, CMOS, CDFP16, BOTTOM-BRAZED, CERAMIC, DFP-16
产品类别逻辑    逻辑   
文件大小167KB,共11页
制造商Cobham Semiconductor Solutions
下载文档 详细参数 全文预览

5962F9656602VXX概述

Binary Counter, AC Series, Synchronous, Positive Edge Triggered, 4-Bit, Bidirectional, CMOS, CDFP16, BOTTOM-BRAZED, CERAMIC, DFP-16

5962F9656602VXX规格参数

参数名称属性值
厂商名称Cobham Semiconductor Solutions
零件包装代码DFP
包装说明DFP,
针数16
Reach Compliance Codeunknown
计数方向BIDIRECTIONAL
系列AC
JESD-30 代码R-CDFP-F16
JESD-609代码e0/e4
负载/预设输入YES
逻辑集成电路类型BINARY COUNTER
工作模式SYNCHRONOUS
位数4
功能数量1
端子数量16
最高工作温度125 °C
最低工作温度-55 °C
封装主体材料CERAMIC, METAL-SEALED COFIRED
封装代码DFP
封装形状RECTANGULAR
封装形式FLATPACK
传播延迟(tpd)27 ns
认证状态Not Qualified
筛选级别MIL-PRF-38535 Class V
座面最大高度2.921 mm
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)3 V
标称供电电压 (Vsup)4.5 V
表面贴装YES
技术CMOS
温度等级MILITARY
端子面层TIN LEAD/GOLD
端子形式FLAT
端子节距1.27 mm
端子位置DUAL
总剂量300k Rad(Si) V
触发器类型POSITIVE EDGE
宽度6.731 mm
最小 fmax80 MHz
Base Number Matches1

文档预览

下载PDF文档
UT54ACS193E
Synchronous 4-Bit Up-Down Dual Clock Counter
July 2013
www.aeroflex.com/Logic
Datasheet
FEATURES
Look-ahead circuitry enhances cascaded counters
Fully synchronous in count modes
Parallel asynchronous load for modulo-N count lengths
Asynchronous clear
m
CRH CMOS process
- Latchup immune
High speed
Low power consumption
Wide power supply operating range of 3.0V to 5.5V
Available QML Q or V processes
16-lead flatpack
UT54ACS193E - SMD 5962-96566
The device is characterized over full HiRel temperature range
of -55
o
C to +125
o
C.
PINOUT
16-Lead Flatpack
TopView
B
Q
B
Q
A
DOWN
UP
Q
C
Q
D
V
SS
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V
DD
A
CLR
BO
CO
LOAD
C
D
DESCRIPTION
The UT54ACS193E is a synchronous 4-bit, reversible up-down
binary counter. Synchronous operation is provided by having
all flip-flops clocked simultaneously so that the outputs change
coincident with each other when instructed. Synchronous
operation eliminates the output counting spikes normally
associated with asynchronous counters.
The outputs of the four flip-flops are triggered on a low-to-high-
level transition of either count input (Up or Down). The direc-
tion of the counting is determined by which count input is pulsed
while the other count input is high.
The counter is fully programmable. The outputs may be preset
to either level by placing a low on the load input and entering
the desired data at the data inputs. The outputs will change to
agree with the data inputs independently of the count pulses.
Asynchronous loading allows the counter to be used as modulo-
N divider by simply modifying the count length with the preset
inputs.
A clear input has been provided that forces all outputs to the
low level when a high level is applied. The clear function is
independent of the count and the load inputs.
The counter is designed for efficient cascading without the need
for external circuitry. The borrow output (BO) produces a low-
level pulse while the count is zero and the down input is low.
Similarly, the carry output (CO) produces a low-level pulse
while the count is maximum and the up input is low.
1
FUNCTION TABLE
FUNCTION
Count Up
Count Down
Reset
Load Preset
Input
CLOCK
UP
H
X
X
CLOCK
DOWN
H
X
X
CLR
L
L
H
L
LOAD
H
H
X
L
基于Hercules的踏板控制器DIY(三):规格书学习及硬件资源确认
规格书学习 部分特性描述摘要供电 120613 存储120609 GPIO120610中断和定时器 120611 芯片信息 120612 再来回顾下系统需要的一些硬件资源 4个门输入信号2个马达输出控制信号(实际应 ......
tziang 微控制器 MCU
具有集成式驱动器和自我保护功能的GaN FET如何实现下一代工业电源设计
氮化镓(GaN)半导体的物理特性与硅器件不相上下。传统的电源供应器金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅极双极晶体管(IGBT)只有在牺牲效率、外形尺寸和散热的前提下才能提高功率密度。 ......
alan000345 模拟与混合信号
【平头哥Sipeed LicheeRV 86 Panel测评】- 3 Waft开发环境的建立
本帖最后由 我爱下载 于 2022-3-16 10:00 编辑 Waft开发环境的建立 1、waft介绍 再阿里云网站中,包含Waft的介绍。Waft(WebAssembly Framework for Things) 是一个面向 AIoT ......
我爱下载 国产芯片交流
【朱兆祺带你学嵌入式】第二章第三节 建立OK6410可用的U-Boot模板
迄今为止,U-Boot的最新版本u-boot-2013.04-rc1.tar.bz2,U-Boot所有版本的下载地址为:http://ftp.denx.de/pub/u-boot/。rc(Release Candidate)表示正式发行候选版,1代表版本号,rc1即候选版 ......
qinkaiabc ARM技术
[基于ESP32S3的语音及视觉模块]硬件设计及调试及进展-经过4个版本的迭代硬件设计完成
本帖最后由 IC爬虫 于 2022-8-6 16:11 编辑 硬件设计是个非常磨时间的事情,每次打开硬件设计工程总觉得还可以再改改,另外各种硬件设计缺陷也在调试的过程中不断的暴露出来,历时一个多 ......
IC爬虫 DigiKey得捷技术专区
Altera DE3 的DDR2内存使用问题
有人成功控制Altera DE3的DDR2内存条?我试过很多方法,引脚总是错误,连友晶提供的DDR2例程都不行,不知道为什么?...
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 864  2246  987  1256  1808  4  23  43  17  41 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved