电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

CPPLT8Z-B6-FREQ1TS

产品描述TTL Output Clock Oscillator, 1MHz Min, 40MHz Max
产品类别无源元件    振荡器   
文件大小3MB,共5页
制造商Cardinal Components
标准
下载文档 详细参数 全文预览

CPPLT8Z-B6-FREQ1TS概述

TTL Output Clock Oscillator, 1MHz Min, 40MHz Max

CPPLT8Z-B6-FREQ1TS规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Cardinal Components
Reach Compliance Codecompliant
其他特性TRI-STATE OUTPUT; TAPE AND REEL
最长下降时间4 ns
频率调整-机械NO
频率稳定性100%
JESD-609代码e3
制造商序列号CPPL
安装特点SURFACE MOUNT
最大工作频率40 MHz
最小工作频率1 MHz
最高工作温度70 °C
最低工作温度
振荡器类型TTL
输出负载50 pF
物理尺寸14mm x 9.8mm x 4.7mm
最长上升时间4 ns
最大供电电压5.5 V
最小供电电压4.5 V
标称供电电压5 V
表面贴装YES
最大对称度55/45 %
端子面层Matte Tin (Sn)
Base Number Matches1

文档预览

下载PDF文档
CARDINAL
COMPONENTS
Field Programmable Blank Oscillator
within seconds
Can be programmed twice
Provides a sealed finished custom oscillator
Standard Package Options
Ultra low jitter @ 1 million samples
Power down and Tri-State options
Programmed with the PG-2000P, PG-3000 field oscillator programming instrument
Series CPPL
Part Numbering Example: CPPL C 1 L Z - A5 B6 - XX.XXXX TS
CPPL
C
1
L
Z
A5
B6
XX.XXXX
TS
OPERATING TEMP.
FREQUENCY TRI-STATE
SERIES OUTPUT PACKAGE STYLE VOLTAGE ADDED FEATURES
STABILITY
1.000~133.000 TS = Tri-State
Blank = 5V Blank = Bulk
Blank = 0°C +70°C B6 = ±100 ppm
CPPL C = CMOS 1 = Full Size
MHz
A5
= -20°C +70°C BP = ±50 ppm
T
= Tube
T = TTL 4 = Half Size
PD=PowerDwn
L = 3.3 V
+25 ppm
BR =
Z
= Tape and Reel A7
= -40°C +85°C
5 = 3.2X5 Ceramic
7 = 5X7 Ceramic
8 = PLASTIC SMD
8B = PLASTIC SMD
Specifications:
Description
Frequency Range:
Programmable to Any Discrete
Frequency
Available Stability Options:
Min
1.000
Typ
Max
133.000
Unit
MHz
-100
-50
-25
4.5
3.0
0
-20
-40
-55
5.0
3.3
100
50
25
5.5
3.6
+70
+70
+85
+125
±5
ppm
ppm
ppm
V
V
°C
°C
°C
°C
Programmable Input Voltage:
(1–133 MHz)
(1–100 MHz)
Operating Temperature
Range Options:
Storage Temperature:
Aging (PPM/Year)
Ta=25C, Vdd=5/3.3V
Programmable Output Level:
Packaging:
TTL/CMOS
Tape and Reel (1K per Reel)
Tube
Bulk Shipping
Operating Load Conditions:
Description
Vdd
C
TTL
Supply Voltage
Max Capacitive Load on outputs for TTL levels
4.5V–5.5V Vdd < 40 MH
Z
4.5V–5.5V Vdd > 40–133 MH
Z
Max Capacitive Load on outputs for CMOS levels
4.5V–5.5V Vdd, < 66 MHz
4.5V–5.5V Vdd, >66–133 MHz
3.0V–3.6V Vdd, < 40 MHz
3.0V–3.6V Vdd, >40–100 MHz
Min
3.0
Max
5.5
50
25
50
25
30
15
Unit
V
pF
pF
pF
pF
pF
pF
C
CMOS
155 Route 46 West
Wayne, NJ 07470
Rev: C-090414-11
Cardinal Components, Inc.
O-49
TEL:
(973)785-1333
E-MAIL: sales@cardinalxtal.com
WEB: http://www.cardinalxtal.com
请教28035的LIN模块问题,lin的sci模式和独立的sci模块完全一样吗
lin的sci模式和独立的sci模块完全一样吗? 主要考虑到收发数据的格式。 如果发送机配置lin为sci模式去发送,接收机为独立的sci模块,能收发成功吗 ...
越狱兔哥哥 微控制器 MCU
C6000 DSP的-关于启动方式
所谓的启动,英文名叫“Boot”,任何一个系统都离不开它,无论是CPU、DSP、ARM还是FPGA,都不可跳过这个流程,其本质就是向存储器加载程序和数据并初始化寄存器文件的过程,只是不同 ......
fish001 DSP 与 ARM 处理器
CCS V6.0 安装 GRACE 出现问题
CCS V6.0 安装 GRACE 出现:An error occured:can't read "componentname(JRE)".no such element in array, 如何解决这个问题!...
sunny88671 微控制器 MCU
求助!!!电路分析
这个稳压管仿真中,为什么带较小负载时,不能实现稳压功能??求详细解释啊??小弟不胜感激!! 本帖最后由 peng136 于 2012-7-31 19:16 编辑 ]...
peng136 模拟电子
FPGA学习—矩阵键盘数码管显示
控制单个数码管显示按键的键值, 在设计中,利用VHDL硬件描述语言在FPGA芯片上实现键盘接口设计并利用仿真FPGA软件进行仿真,主要解决了三个问题:一是如何检测是否有按键按下并防止采集到干扰 ......
hu07020506 FPGA/CPLD
伙拼七月 跟我一伙儿Fighting Together !
2010注定是不平凡的一年,在这一年里,恩智浦全程赞助 EEWORLD 2010 激情创新之旅。 炎炎夏日,也许你正每天窝在空调屋子里不出来?或者用着手里的蒲扇扇个不停?抑或在烤的快融化的石灰路上 ......
EEWORLD社区 为我们提建议&公告

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 24  826  161  87  1010  2  18  29  56  50 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved