电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

SN54LS21W-10

产品描述LS SERIES, DUAL 4-INPUT AND GATE, CDFP14
产品类别逻辑    逻辑   
文件大小871KB,共15页
制造商Texas Instruments(德州仪器)
官网地址http://www.ti.com.cn/
敬请期待 详细参数 选型对比

SN54LS21W-10概述

LS SERIES, DUAL 4-INPUT AND GATE, CDFP14

SN54LS21W-10规格参数

参数名称属性值
包装说明DFP,
Reach Compliance Codeunknown
系列LS
JESD-30 代码R-GDFP-F14
长度9.21 mm
负载电容(CL)15 pF
逻辑集成电路类型AND GATE
功能数量2
输入次数4
端子数量14
最高工作温度125 °C
最低工作温度-55 °C
封装主体材料CERAMIC, GLASS-SEALED
封装代码DFP
封装形状RECTANGULAR
封装形式FLATPACK
最大电源电流(ICC)4.4 mA
传播延迟(tpd)20 ns
认证状态Not Qualified
座面最大高度2.03 mm
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)4.5 V
标称供电电压 (Vsup)5 V
表面贴装YES
技术TTL
温度等级MILITARY
端子形式FLAT
端子节距1.27 mm
端子位置DUAL
宽度6.29 mm
Base Number Matches1

SN54LS21W-10相似产品对比

SN54LS21W-10 SN54LS21W-00 SN74LS21J-00 SN54LS21J-00 SN74LS21NP3 SN54LS21D SN74LS21N-10 SN74LS21N-00
描述 LS SERIES, DUAL 4-INPUT AND GATE, CDFP14 IC LS SERIES, DUAL 4-INPUT AND GATE, CDFP14, Gate LS SERIES, DUAL 4-INPUT AND GATE, CDIP14 LS SERIES, DUAL 4-INPUT AND GATE, CDIP14 LS SERIES, DUAL 4-INPUT AND GATE, PDIP14 LS SERIES, DUAL 4-INPUT AND GATE, PDSO14, PLASTIC, SO-14 IC LS SERIES, DUAL 4-INPUT AND GATE, PDIP14, Gate LS SERIES, DUAL 4-INPUT AND GATE, PDIP14
包装说明 DFP, DFP, DIP, DIP, DIP, DIP14,.3 SOP, DIP, DIP,
Reach Compliance Code unknown unknown unknown unknown not_compliant unknown unknown unknown
系列 LS LS LS LS LS LS LS LS
JESD-30 代码 R-GDFP-F14 R-GDFP-F14 R-GDIP-T14 R-GDIP-T14 R-PDIP-T14 R-PDSO-G14 R-PDIP-T14 R-PDIP-T14
长度 9.21 mm 9.21 mm 19.56 mm 19.56 mm 19.305 mm 8.65 mm 19.305 mm 19.305 mm
逻辑集成电路类型 AND GATE AND GATE AND GATE AND GATE AND GATE AND GATE AND GATE AND GATE
功能数量 2 2 2 2 2 2 2 2
输入次数 4 4 4 4 4 4 4 4
端子数量 14 14 14 14 14 14 14 14
最高工作温度 125 °C 125 °C 70 °C 125 °C 70 °C 125 °C 70 °C 70 °C
封装主体材料 CERAMIC, GLASS-SEALED CERAMIC, GLASS-SEALED CERAMIC, GLASS-SEALED CERAMIC, GLASS-SEALED PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 DFP DFP DIP DIP DIP SOP DIP DIP
封装形状 RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR
封装形式 FLATPACK FLATPACK IN-LINE IN-LINE IN-LINE SMALL OUTLINE IN-LINE IN-LINE
传播延迟(tpd) 20 ns 20 ns 20 ns 20 ns 20 ns 20 ns 20 ns 20 ns
认证状态 Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified
座面最大高度 2.03 mm 2.03 mm 5.08 mm 5.08 mm 5.08 mm 1.75 mm 5.08 mm 5.08 mm
最大供电电压 (Vsup) 5.5 V 5.5 V 5.25 V 5.5 V 5.25 V 5.5 V 5.25 V 5.25 V
最小供电电压 (Vsup) 4.5 V 4.5 V 4.75 V 4.5 V 4.75 V 4.5 V 4.75 V 4.75 V
标称供电电压 (Vsup) 5 V 5 V 5 V 5 V 5 V 5 V 5 V 5 V
表面贴装 YES YES NO NO NO YES NO NO
技术 TTL TTL TTL TTL TTL TTL TTL TTL
温度等级 MILITARY MILITARY COMMERCIAL MILITARY COMMERCIAL MILITARY COMMERCIAL COMMERCIAL
端子形式 FLAT FLAT THROUGH-HOLE THROUGH-HOLE THROUGH-HOLE GULL WING THROUGH-HOLE THROUGH-HOLE
端子节距 1.27 mm 1.27 mm 2.54 mm 2.54 mm 2.54 mm 1.27 mm 2.54 mm 2.54 mm
端子位置 DUAL DUAL DUAL DUAL DUAL DUAL DUAL DUAL
宽度 6.29 mm 6.29 mm 7.62 mm 7.62 mm 7.62 mm 3.9 mm 7.62 mm 7.62 mm
负载电容(CL) 15 pF 15 pF 15 pF 15 pF 15 pF - 15 pF 15 pF
最大电源电流(ICC) 4.4 mA 4.4 mA 4.4 mA 4.4 mA 4.4 mA - 4.4 mA 4.4 mA
厂商名称 - - Texas Instruments(德州仪器) Texas Instruments(德州仪器) Texas Instruments(德州仪器) Texas Instruments(德州仪器) Texas Instruments(德州仪器) Texas Instruments(德州仪器)
跪求解释此硬件电路~~~~~
原文:由于轮椅控制器采用的是双极性模式,有四个功率管:T1、T2、T3、T4,其中 T1 和 T4 的 PWM 脉冲信号是相同的,T2 和 T3 的 PWM 脉冲是相同的,T1 与 T2 的 PWM 脉冲是互补的。而从 DSP 出 ......
saikk DSP 与 ARM 处理器
用stm32f4内部ram做缓存显示正常,用sdram显示图像模糊!求解惑!
使用内部rom为LTDC缓存地址 显示正常: 用SDRAM做缓存 图像很模糊 !http://www.openedv.com/upload/2015/10/20/6ea94ca372a9acf97f0a16edf561ad17_163.jpg 对SDRAM读取数据校验正常! ......
2459878559 stm32/stm8
问一个有关消息队列的问题
这几天做相关项目的测试,有个问题不解: 在vxworks环境下有两个任务A和B,B的优先级高 B接收消息并通过驱动函数转发出去,消息队列中最大消息个数为500个,添加了流量控制,每转发3包个则延 ......
dandantcb 嵌入式系统
LPC2132 驱动ILI9320 TFT 程序问题
这是一个TFT显示一幅红色图片的程序,但是在板上运行时,显示完一幅完整的图片要得差不多一个小时,不知道是什么原因, 请各位大侠 挥指知之间 指点指点 ..................不胜感激. #i ......
Randy302 单片机
arm linux驱动make发生的错误,大家帮忙看看
编的一个驱动,用的是2.6.22内核,交叉编译器是arm-linux-gcc 3.4.1。 下面是我的makefile文件: KERNELDIR :=/home/arm/linux-2.6.22.19 PWD :=$(shell pwd) CFLAGS =-D__KERNEL__ -DMODUL ......
xiongyi6 Linux开发
多个PLL使用的问题
我先用了一个PLL分频,之后再接一个时钟选择模块,如图,之后我还想要对这个选择时钟继续分频,还能不能再用PLL分频呢?我试过了编译通不过,有没有人做过相似的呢?求指教。 ...
zhenpeng25 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1482  961  980  1000  1870  31  6  23  24  29 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved