电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

HD74AC273P

产品描述D Flip-Flop, AC Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, CMOS, PDIP20, DP-20N
产品类别逻辑    逻辑   
文件大小57KB,共8页
制造商Hitachi (Renesas )
官网地址http://www.renesas.com/eng/
标准
下载文档 详细参数 选型对比 全文预览

HD74AC273P概述

D Flip-Flop, AC Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, CMOS, PDIP20, DP-20N

HD74AC273P规格参数

参数名称属性值
是否Rohs认证符合
厂商名称Hitachi (Renesas )
零件包装代码DIP
包装说明DIP, DIP20,.3
针数20
Reach Compliance Codeunknown
其他特性ALSO OPERATES WITH 5V SUPPLY
系列AC
JESD-30 代码R-PDIP-T20
长度24.5 mm
负载电容(CL)50 pF
逻辑集成电路类型D FLIP-FLOP
最大频率@ Nom-Sup75000000 Hz
最大I(ol)0.012 A
位数8
功能数量1
端子数量20
最高工作温度85 °C
最低工作温度-40 °C
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码DIP
封装等效代码DIP20,.3
封装形状RECTANGULAR
封装形式IN-LINE
电源3.3/5 V
传播延迟(tpd)14.5 ns
认证状态Not Qualified
座面最大高度5.08 mm
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)3 V
标称供电电压 (Vsup)3.3 V
表面贴装NO
技术CMOS
温度等级INDUSTRIAL
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
触发器类型POSITIVE EDGE
宽度7.62 mm
最小 fmax125 MHz
Base Number Matches1

文档预览

下载PDF文档
HD74AC273
Octal D-Type Flip-Flop
ADE-205-386 (Z)
1st. Edition
Sep. 2000
Description
The HD74AC273 has eight edge-triggered D-type flip-flops with individual D inputs and Q outputs. The
common buffered Clock (CP) and Master Reset (MR) inputs load and reset (clear) all flip-flops
simultaneously.
The register is fully edge-triggered. The state of each D input, one setup time before the Low-to-High
clock transition, is transferred to the corresponding flip-flops’s Q output
All outputs will be forced Low independently of Clock or Data inputs by a Low voltage level on the
MR
input. The device is useful for applications where the true output only is required and the Clock and Master
Reset are common to all storage elements.
Features
Ideal Buffer for MOS Microprocessor or Memory
Eight Edge-Triggered D Flip-Flops
Buffered Common Clock
Buffered, Asynchronous Master Reset
See HD74AC373 for Transparent Latch Version
See HD74AC374 for 3-State Version
Outputs Source/Sink 24 mA

HD74AC273P相似产品对比

HD74AC273P HD74AC273FP HD74AC273RP
描述 D Flip-Flop, AC Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, CMOS, PDIP20, DP-20N D Flip-Flop, AC Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, CMOS, PDSO20, FP-20DA D Flip-Flop, AC Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, CMOS, PDSO20, FP-20DB
是否Rohs认证 符合 符合 不符合
厂商名称 Hitachi (Renesas ) Hitachi (Renesas ) Hitachi (Renesas )
零件包装代码 DIP SOIC SOIC
包装说明 DIP, DIP20,.3 SOP, SOP20,.3 SOP, SOP20,.4
针数 20 20 20
Reach Compliance Code unknown unknown unknown
其他特性 ALSO OPERATES WITH 5V SUPPLY ALSO OPERATES WITH 5V SUPPLY ALSO OPERATES WITH 5V SUPPLY
系列 AC AC AC
JESD-30 代码 R-PDIP-T20 R-PDSO-G20 R-PDSO-G20
长度 24.5 mm 12.6 mm 12.8 mm
负载电容(CL) 50 pF 50 pF 50 pF
逻辑集成电路类型 D FLIP-FLOP D FLIP-FLOP D FLIP-FLOP
最大频率@ Nom-Sup 75000000 Hz 75000000 Hz 75000000 Hz
位数 8 8 8
功能数量 1 1 1
端子数量 20 20 20
最高工作温度 85 °C 85 °C 85 °C
最低工作温度 -40 °C -40 °C -40 °C
输出极性 TRUE TRUE TRUE
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 DIP SOP SOP
封装等效代码 DIP20,.3 SOP20,.3 SOP20,.4
封装形状 RECTANGULAR RECTANGULAR RECTANGULAR
封装形式 IN-LINE SMALL OUTLINE SMALL OUTLINE
电源 3.3/5 V 3.3/5 V 3.3/5 V
传播延迟(tpd) 14.5 ns 14.5 ns 14.5 ns
认证状态 Not Qualified Not Qualified Not Qualified
座面最大高度 5.08 mm 2.2 mm 2.65 mm
最大供电电压 (Vsup) 3.6 V 3.6 V 3.6 V
最小供电电压 (Vsup) 3 V 3 V 3 V
标称供电电压 (Vsup) 3.3 V 3.3 V 3.3 V
表面贴装 NO YES YES
技术 CMOS CMOS CMOS
温度等级 INDUSTRIAL INDUSTRIAL INDUSTRIAL
端子形式 THROUGH-HOLE GULL WING GULL WING
端子节距 2.54 mm 1.27 mm 1.27 mm
端子位置 DUAL DUAL DUAL
触发器类型 POSITIVE EDGE POSITIVE EDGE POSITIVE EDGE
宽度 7.62 mm 5.5 mm 7.5 mm
最小 fmax 125 MHz 125 MHz 125 MHz
Base Number Matches 1 1 -
让我沉吧~~~
0...
lint001 嵌入式系统
modelsim仿真时出现的问题
用modelsim仿真时,有的时候会出现语法不支持,说只有在System Verilog中支持,可是我的代码在QuartusII中全编译通过了,难道System Verilog与普通的Verilog语言不一样吗?有什么区别啊?...
eeleader-mcu FPGA/CPLD
C专家编程电子书
:victory: :victory: 2本不错C语言学习的电子书,...
jxb01033016 嵌入式系统
AD-DC整流、精密整流
AD-DC整流、精密整流: 1.整流桥、四个二极管整流和运放整流有哪些区别? 2.整流之后,为何把正半周信号丢弃了,并且负半周的信号翻转并且*2倍? 3.整流之后最终的输出不应该是 ......
QWE4562009 分立器件
altera哪些芯片支持jesd204b协议
altera支持jesd204b的fpga芯片有哪些种类??? cyclong IV 家族的芯片里有支持这个协议的吗?? ...
darlinb FPGA/CPLD
电池上的保护线路,有哪位老大能帮我们画出线路图吗
如题。 我拆过那个电池包,看见里头有一个保护线路,就是一时半会弄不出它的线路图,一则它是贴片的,二则它死死粘在电池上,我也不敢轻易揭它下来。 时有听说,这个保护线路本身就可以用来 ......
辛昕 DIY/开源硬件专区

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 984  526  2181  1107  1188  20  11  44  23  24 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved