电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

BUS-61563-88Y

产品描述Micro Peripheral IC
产品类别嵌入式处理器和控制器    微控制器和处理器   
文件大小50KB,共4页
制造商Data Device Corporation
下载文档 详细参数 全文预览

BUS-61563-88Y概述

Micro Peripheral IC

BUS-61563-88Y规格参数

参数名称属性值
厂商名称Data Device Corporation
包装说明,
Reach Compliance Codeunknown
Base Number Matches1

文档预览

下载PDF文档
BUS-61553
MIL-STD-1553 ADVANCED INTEGRATED
MUX (AIM ) HYBRID
ALSO
SEE
IDE
R’S GU
USE
DESCRIPTION
DDC’s
BUS-61553
Advanced
Integrated Mux (AIM) Hybrid is a
complete
MIL-STD-1553
Bus
Controller (BC), Remote Terminal
Unit (RTU), and Bus Monitor (MT)
device. Packaged in a single 78-pin
DIP package, the BUS-61553 con-
tains dual low-power transceivers,
complete BC/RT/MT protocol logic, a
MIL-STD-1553-to-host interface unit
and 8K x 16 RAM.
Using an industry standard dual
transceiver and standard status and
control signals, the BUS-61553 sim-
plifies system integration at both the
MIL-STD-1553 and host processor
interface levels.
All 1553 operations are controlled
through the CPU access to the
shared 8K x 16 RAM. To ensure
maximum design flexibility, memory
control lines are provided for attach-
ing external RAM to the BUS-61553
address and data buses and for dis-
abling internal memory; the total
combined memory space can be
expanded to 64K x 16. All 1553 trans-
fers are entirely memory-mapped;
thus the CPU interface requires
minimal hardware and/or software
support.
The BUS-61553 operates over the
full military -55°C to +125°C temper-
ature range. Available screened to
MIL-PRF-38534, the BUS-61553 is
ideal for demanding military and
industrial microprocessor-to-1553
interface applications.
FEATURES
• Fully Intergrated Terminal
Including:
–Dual Transceiver
–BC/RT/MT Protocol
–Memory Management Unit
–Processor lnterface Logic
–8K x 16 RAM
• CMOS and Bipolar Technologies
• Internal Interrupt Status and Time
Tag Registers
• High Reliability
• 883B Processing Available
BUS-25679
8
1
DATA
BUS A
2
4
3
TRANSCEIVER A
TX INH
TX
RX
RX
CONTENTION
RESOLVER
INTERRUPT
GENERATOR
CLOCK IN
CHANNEL A
ENCODER/
DECODER
MEMORY
TIMING
CPU
TIMING
MSTRCLR
SELECT
STRBD
READYD
RD/WR
MEM/REG
EXTEN
EXTLD
INT
TRANSFORMER A
768
µs
TIME OUT
PROTOCOL
CONTROLLER
A15-A00
BUS-25679
8
DATA
BUS B
4
1
2
3
TX INH
TX
RX
RX
TRANSCEIVER B
D15-D00
TRANSFORMER B
CHANNEL B
ENCODER/
DECODER
8K x 16
SHARED RAM
PARITY
CHECKER
RT ADDR
RTAD0
RTAD1
RTAD2
RTAD3
RTAD4
RTAD P
RTPARERR
RAM
FIGURE 1. BU-61553 BLOCK DIAGRAM
© 1987, 1999 Data Device Corporation
电源接线
求助大侠珠江电源SMPS2000H怎么接输入和输出线 ...
悠悠慢慢 电源技术
在EVC 4模拟器上怎么安装SQL CE 2.0?我将需要的文件传到了模拟器上,单击dllregister.exe注册时提示dllregister不是有效WIN
我按网上别人说的方法做了: 1文件夹adocepb\setup\Data Access 3.1\Program Files\DataAccess31\DEVICE\ARM\ARM720\CE\RETAIL下的所有DLL文件复制到开发板中的Windows文件夹下 2.将SQL serve ......
yuanbao502 嵌入式系统
ADC的中间队列级是什么??
XC2000 ADC 模块 的两个 顺序请求源的差别在于 用来保存序列的中间队列级的个数不同。仲裁时隙0的请求源不提供 中间队列级。仲裁时隙2的请求源提供 3级 中间队列级。。。。这个中间队列 ......
1157421908 模拟与混合信号
IAR MCS-51 7.30B升级到7.60出现问题,兼容性不好。
IAR MCS-51 7.30B升级到7.60出现问题,编译不过。用CC2430的协议栈,在7.30编译正常,但7.60编译不了。那位用个,怎么处理的。...
yuchenglin 无线连接
[讨论]做这样的图像处理,选择什么芯片呢?
老板打算让我用dsp做一个图像处理的项目,不知道该如何选择dsp芯片。 图像来自CCD TV camera,像素是1600X1200,每个像素是12位的,大概是每秒30幅图像,每幅图像单独处理,做两次平滑,一次 ......
cocod DSP 与 ARM 处理器
为何要把内容隐藏还得回复可见??
为何要把内容隐藏还得回复可见?? 其他版块就没有这个问题,LED版块特多?为什么啊?既然资源分享就有必要隐藏吗?想隐藏就不要上传吗?想要贴着被灌水就到灌水版块去不就OK啦? 感觉这有点 ......
anghost 为我们提建议&公告

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 302  2091  2429  274  1717  27  26  20  18  4 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved