Programmable Logic Device, PAL-Type, CMOS, CDIP20,
| 参数名称 | 属性值 |
| 是否Rohs认证 | 不符合 |
| 厂商名称 | Altera (Intel) |
| 包装说明 | DIP, DIP20,.3 |
| Reach Compliance Code | unknown |
| ECCN代码 | EAR99 |
| 架构 | PAL-TYPE |
| 最大时钟频率 | 30.3 MHz |
| JESD-30 代码 | R-XDIP-T20 |
| JESD-609代码 | e0 |
| 输入次数 | 18 |
| 输出次数 | 8 |
| 产品条款数 | 74 |
| 端子数量 | 20 |
| 最高工作温度 | 85 °C |
| 最低工作温度 | -40 °C |
| 输出函数 | MACROCELL |
| 封装主体材料 | CERAMIC |
| 封装代码 | DIP |
| 封装等效代码 | DIP20,.3 |
| 封装形状 | RECTANGULAR |
| 封装形式 | IN-LINE |
| 电源 | 5 V |
| 认证状态 | Not Qualified |
| 标称供电电压 | 5 V |
| 表面贴装 | NO |
| 技术 | CMOS |
| 温度等级 | INDUSTRIAL |
| 端子面层 | Tin/Lead (Sn/Pb) |
| 端子形式 | THROUGH-HOLE |
| 端子节距 | 2.54 mm |
| 端子位置 | DUAL |
| Base Number Matches | 1 |
| EP310DI-2 | EP310DC-1 | EP310DMB | 5962-01-348-1203 | |
|---|---|---|---|---|
| 描述 | Programmable Logic Device, PAL-Type, CMOS, CDIP20, | Programmable Logic Device, PAL-Type, CMOS, CDIP20, | Programmable Logic Device, PAL-Type, CMOS, CDIP20, | Programmable Logic Device, PAL-Type, CMOS, CDIP20 |
| 是否Rohs认证 | 不符合 | 不符合 | 不符合 | 不符合 |
| 厂商名称 | Altera (Intel) | Altera (Intel) | Altera (Intel) | Altera (Intel) |
| 包装说明 | DIP, DIP20,.3 | DIP, DIP20,.3 | DIP, DIP20,.3 | DIP, DIP20,.3 |
| Reach Compliance Code | unknown | unknown | unknown | compli |
| Base Number Matches | 1 | 1 | 1 | - |
电子工程世界版权所有
京B2-20211791
京ICP备10001474号-1
电信业务审批[2006]字第258号函
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
