74HC7046ATD-T,74HC7046ATD-T pdf中文资料,74HC7046ATD-T引脚图,74HC7046ATD-T电路-Datasheet-电子工程世界

Datasheet> 器件分类 > 模拟混合信号IC> 信号电路> 74HC7046ATD-T

74HC7046ATD-T: 产品描述IC PHASE LOCKED LOOP, PDSO16, PLASTIC, SOT-109A, SO-16, PLL or Frequency Synthesis Circuit; 产品类别模拟混合信号IC 信号电路; 文件大小45KB，共1页; 制造商NXP(恩智浦); 官网地址https://www.nxp.com

下载文档详细参数选型对比全文预览

74HC7046ATD-T概述

IC PHASE LOCKED LOOP, PDSO16, PLASTIC, SOT-109A, SO-16, PLL or Frequency Synthesis Circuit

74HC7046ATD-T规格参数

参数名称	属性值
零件包装代码	SOIC
包装说明	SOP,
针数	16
Reach Compliance Code	unknown
模拟集成电路 - 其他类型	PHASE LOCKED LOOP
JESD-30 代码	R-PDSO-G16
长度	9.9 mm
功能数量	1
端子数量	16
最高工作温度	125 °C
最低工作温度	-40 °C
封装主体材料	PLASTIC/EPOXY
封装代码	SOP
封装形状	RECTANGULAR
封装形式	SMALL OUTLINE
认证状态	Not Qualified
座面最大高度	1.75 mm
最大供电电压 (Vsup)	6 V
最小供电电压 (Vsup)	2 V
标称供电电压 (Vsup)	5 V
表面贴装	YES
技术	CMOS
温度等级	AUTOMOTIVE
端子形式	GULL WING
端子节距	1.27 mm
端子位置	DUAL
宽度	3.9 mm
Base Number Matches	1

74HC7046ATD-T相似产品对比

	74HC7046ATD-T	74HC7046ATD	74HCT7046ATD	74HCT7046ATD-T	74HCT7046AT	74HCT7046AT-T	74HC7046AP	74HC7046AT	74HC7046AT-T
描述	IC PHASE LOCKED LOOP, PDSO16, PLASTIC, SOT-109A, SO-16, PLL or Frequency Synthesis Circuit	IC PHASE LOCKED LOOP, PDSO16, PLASTIC, SOT-109A, SO-16, PLL or Frequency Synthesis Circuit	IC PHASE LOCKED LOOP, PDSO16, PLASTIC, SOT-109A, SO-16, PLL or Frequency Synthesis Circuit	IC PHASE LOCKED LOOP, PDSO16, PLASTIC, SOT-109A, SO-16, PLL or Frequency Synthesis Circuit	IC PHASE LOCKED LOOP, PDSO16, PLASTIC, SOT-109A, SO-16, PLL or Frequency Synthesis Circuit	IC PHASE LOCKED LOOP, PDSO16, PLASTIC, SOT-109A, SO-16, PLL or Frequency Synthesis Circuit	IC PHASE LOCKED LOOP, PDIP16, PLASTIC, SOT-38CP, DIP-16, PLL or Frequency Synthesis Circuit	IC PHASE LOCKED LOOP, PDSO16, PLASTIC, SOT-109A, SO-16, PLL or Frequency Synthesis Circuit	IC PHASE LOCKED LOOP, PDSO16, PLASTIC, SOT-109A, SO-16, PLL or Frequency Synthesis Circuit
零件包装代码	SOIC	SOIC	SOIC	SOIC	SOIC	SOIC	DIP	SOIC	SOIC
包装说明	SOP,	SOP,	SOP,	SOP,	SOP,	SOP,	DIP,	SOP,	SOP,
针数	16	16	16	16	16	16	16	16	16
Reach Compliance Code	unknown	unknown	unknown	unknown	unknown	unknown	unknown	unknown	unknown
模拟集成电路 - 其他类型	PHASE LOCKED LOOP	PHASE LOCKED LOOP	PHASE LOCKED LOOP	PHASE LOCKED LOOP	PHASE LOCKED LOOP	PHASE LOCKED LOOP	PHASE LOCKED LOOP	PHASE LOCKED LOOP	PHASE LOCKED LOOP
JESD-30 代码	R-PDSO-G16	R-PDSO-G16	R-PDSO-G16	R-PDSO-G16	R-PDSO-G16	R-PDSO-G16	R-PDIP-T16	R-PDSO-G16	R-PDSO-G16
功能数量	1	1	1	1	1	1	1	1	1
端子数量	16	16	16	16	16	16	16	16	16
最高工作温度	125 °C	125 °C	125 °C	125 °C	125 °C	125 °C	125 °C	125 °C	125 °C
最低工作温度	-40 °C	-40 °C	-40 °C	-40 °C	-40 °C	-40 °C	-40 °C	-40 °C	-40 °C
封装主体材料	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY
封装代码	SOP	SOP	SOP	SOP	SOP	SOP	DIP	SOP	SOP
封装形状	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR
封装形式	SMALL OUTLINE	SMALL OUTLINE	SMALL OUTLINE	SMALL OUTLINE	SMALL OUTLINE	SMALL OUTLINE	IN-LINE	SMALL OUTLINE	SMALL OUTLINE
认证状态	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified
最大供电电压 (Vsup)	6 V	6 V	5.5 V	5.5 V	5.5 V	5.5 V	6 V	6 V	6 V
最小供电电压 (Vsup)	2 V	2 V	4.5 V	4.5 V	4.5 V	4.5 V	2 V	2 V	2 V
标称供电电压 (Vsup)	5 V	5 V	5 V	5 V	5 V	5 V	5 V	5 V	5 V
表面贴装	YES	YES	YES	YES	YES	YES	NO	YES	YES
技术	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS
温度等级	AUTOMOTIVE	AUTOMOTIVE	AUTOMOTIVE	AUTOMOTIVE	AUTOMOTIVE	AUTOMOTIVE	AUTOMOTIVE	AUTOMOTIVE	AUTOMOTIVE
端子形式	GULL WING	GULL WING	GULL WING	GULL WING	GULL WING	GULL WING	THROUGH-HOLE	GULL WING	GULL WING
端子位置	DUAL	DUAL	DUAL	DUAL	DUAL	DUAL	DUAL	DUAL	DUAL
Base Number Matches	1	1	1	1	1	1	1	1	1
长度	9.9 mm	9.9 mm	9.9 mm	9.9 mm	9.9 mm	9.9 mm	-	9.9 mm	9.9 mm
座面最大高度	1.75 mm	1.75 mm	1.75 mm	1.75 mm	1.75 mm	1.75 mm	-	1.75 mm	1.75 mm
端子节距	1.27 mm	1.27 mm	1.27 mm	1.27 mm	1.27 mm	1.27 mm	-	1.27 mm	1.27 mm
宽度	3.9 mm	3.9 mm	3.9 mm	3.9 mm	3.9 mm	3.9 mm	-	3.9 mm	3.9 mm
厂商名称	-	-	NXP(恩智浦)	NXP(恩智浦)	-	-	NXP(恩智浦)	NXP(恩智浦)	NXP(恩智浦)

推荐资源

stm32和LPC的CAN，哪个功能更强？: 咨询下，目前stm32和LPC的CAN，哪个功能更强？...; shaoh.12 NXP MCU

ｏｓｃｉｌｌａｏｒ　ｐｈａｓｅ　ｎｏｉｓｅ求助: 我搭建了一个最简单的正交LC oscillator. (quadrature). 要求phase noise -120dbc/hz.我的只能调到-111dbc/hz。求助大家如何设计才能达到要求？一般什么东西导致phase noise？如何才能减小phase noise? 谢谢。...; james_lvmu RF/无线

【FPGA问题讨论】用XILINX自带的XST做综合遇到问题: 之前是用synplify的，现在改用XST，但是发现UCF文件中的一些语句不知道怎么写，比如用synplify是可以这样写，用XST呢，该怎么改？ INST genblk0.FC_GTX_[0].FC2_DUAL LOC = GTX_DUAL_X1Y11;其中FC_GTX是用generate和for产生的blocks。有没有大虾知道，麻烦指点下。谢谢...; eeleader FPGA/CPLD

[求助] 如何用VHDL设计一个延时器: 输入是一些随机产生的信号，要求所有的这些输入信号在延时100个时钟周期（外部时钟）后依次输出。请问这个该如何设计？谢谢！...; GeorgePCB FPGA/CPLD

TI LM3S8962开发板套件小板的作用~: 昨天飞雪001问及小板的作用，这里解释一下：小板子是一个CAN的评估板，可以单独使用，但要另配仿真器要么就是连在大板子上用，可以用大板子上的仿真器...; soso 微控制器 MCU

如何设计RTC电路: RTC(Real_Time Clock)为整个电子系统提供时间基准，MCU、MPU、CPU均离不开RTC电路设计，在设计、应用RTC单元时，常常会发现延时、超时或者功耗过大现象，如何解决RTC精度以及功耗问题呢？本文将为您介绍时钟芯片PCF8563应用设计，并给出相应的解决方法。　　一、什么是RTC　　实时时钟(Real_Time Clock)简称为RTC，主要为各种电子系统提供时间基准。通常把集...; Aguilera 模拟与混合信号

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多