电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

5962F9565501VRC

产品描述AC SERIES, 8-BIT DRIVER, TRUE OUTPUT, CDIP20, CERAMIC, DIP-20
产品类别逻辑    逻辑   
文件大小90KB,共10页
制造商Renesas(瑞萨电子)
官网地址https://www.renesas.com/
下载文档 详细参数 选型对比 全文预览

5962F9565501VRC概述

AC SERIES, 8-BIT DRIVER, TRUE OUTPUT, CDIP20, CERAMIC, DIP-20

5962F9565501VRC规格参数

参数名称属性值
零件包装代码DIP
包装说明DIP, DIP20,.3
针数20
Reach Compliance Codeunknown
系列AC
JESD-30 代码R-CDIP-T20
JESD-609代码e4
负载电容(CL)50 pF
逻辑集成电路类型BUS DRIVER
最大I(ol)0.008 A
位数8
功能数量1
端口数量2
端子数量20
最高工作温度125 °C
最低工作温度-55 °C
输出特性3-STATE
输出极性TRUE
封装主体材料CERAMIC, METAL-SEALED COFIRED
封装代码DIP
封装等效代码DIP20,.3
封装形状RECTANGULAR
封装形式IN-LINE
电源5 V
Prop。Delay @ Nom-Sup16 ns
传播延迟(tpd)18 ns
认证状态Not Qualified
筛选级别MIL-PRF-38535 Class V
座面最大高度5.08 mm
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)4.5 V
标称供电电压 (Vsup)5 V
表面贴装NO
技术CMOS
温度等级MILITARY
端子面层GOLD
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
总剂量300k Rad(Si) V
宽度7.62 mm
Base Number Matches1

文档预览

下载PDF文档
ACS373MS
April 1995
Radiation Hardened
Octal Transparent Latch, Three-State
Pinouts
20 LEAD CERAMIC DUAL-IN-LINE
MIL-STD-1835 DESIGNATOR, CDIP2-T20, LEAD FINISH C
TOP VIEW
OE
Q0
D0
D1
Q1
Q2
D2
D3
Q3
1
2
3
4
5
6
7
8
9
20 VCC
19 Q7
18 D7
17 D6
16 Q6
15 Q5
14 D5
13 D4
12 Q4
11 LE
Features
• 1.25 Micron Radiation Hardened SOS CMOS
• Total Dose 300K RAD (Si)
• Single Event Upset (SEU) Immunity
<1 x 10
-10
Errors/Bit-Day (Typ)
• SEU LET Threshold >80 MEV-cm
2
/mg
• Dose Rate Upset >10
11
RAD (Si)/s, 20ns Pulse
• Latch-Up Free Under Any Conditions
• Military Temperature Range: -55
o
C to +125
o
C
• Significant Power Reduction Compared to ALSTTL Logic
• DC Operating Voltage Range: 4.5V to 5.5V
• Input Logic Levels
- VIL = 30% of VCC Max
- VIH = 70% of VCC Min
• Input Current
≤1µA
at VOL, VOH
GND 10
20 LEAD CERAMIC FLATPACK
MIL-STD-1835 DESIGNATOR, CDFP4-F20, LEAD FINISH C
TOP VIEW
OE
Q0
D0
D1
Q1
Q2
D2
D3
Q3
GND
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VCC
Q7
D7
D6
Q6
Q5
D5
D4
Q4
LE
Description
The Intersil ACS373MS is a radiation hardened octal transparent
latch with three-state outputs. The outputs are transparent to the
inputs when the latch enable (LE) is high. When the LE goes low,
the data is latched. When the Output Enable (OE) is high, the
outputs are in the high impedance state. The latch operation is
independent of the state of the output enable.
The ACS373MS utilizes advanced CMOS/SOS technology to
achieve high-speed operation. This device is a member of the
radiation hardened, high-speed, CMOS/SOS Logic Family.
Ordering Information
PART NUMBER
ACS373DMSR
ACS373KMSR
ACS373D/Sample
ACS373K/Sample
ACS373HMSR
TEMPERATURE RANGE
-55
o
C to +125
o
C
-55 C to +125 C
+25
o
C
+25
o
C
+25
o
C
o
o
SCREENING LEVEL
Intersil Class S Equivalent
Intersil Class S Equivalent
Sample
Sample
Die
PACKAGE
20 Lead SBDIP
20 Lead Ceramic Flatpack
20 Lead SBDIP
20 Lead Ceramic Flatpack
Die
Truth Table
OE
L
L
L
L
H
NOTE:
L = Low Voltage Level
H = High Voltage Level
LE
H
H
L
L
X
D
H
L
I
h
X
X = Don’t Care
Z = High Impedance State
Q
H
L
L
H
Z
Functional Diagram
1 OF 8
(3, 4, 7, 8, 13,
14, 17, 18)
D
COMMON
CONTROLS
LE
(11)
OE
(1)
LATCH
OE
D
Q
LE
Q
(2, 5, 6, 9, 12,
15, 16, 19)
I = Low voltage level one set-up time prior to the high to low latch enable transition
h = High voltage level one set-up time prior to the high to low latch enable transition
CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.
1-888-INTERSIL or 321-724-7143 | Copyright © Intersil Corporation 1999
Spec Number
1
518799
File Number
3999

5962F9565501VRC相似产品对比

5962F9565501VRC 5962F9565501VXC
描述 AC SERIES, 8-BIT DRIVER, TRUE OUTPUT, CDIP20, CERAMIC, DIP-20 AC SERIES, 8-BIT DRIVER, TRUE OUTPUT, CDFP20
零件包装代码 DIP DFP
包装说明 DIP, DIP20,.3 DFP, FL20,.3
针数 20 20
Reach Compliance Code unknown unknown
系列 AC AC
JESD-30 代码 R-CDIP-T20 R-CDFP-F20
JESD-609代码 e4 e4
负载电容(CL) 50 pF 50 pF
逻辑集成电路类型 BUS DRIVER BUS DRIVER
最大I(ol) 0.008 A 0.008 A
位数 8 8
功能数量 1 1
端口数量 2 2
端子数量 20 20
最高工作温度 125 °C 125 °C
最低工作温度 -55 °C -55 °C
输出特性 3-STATE 3-STATE
输出极性 TRUE TRUE
封装主体材料 CERAMIC, METAL-SEALED COFIRED CERAMIC, METAL-SEALED COFIRED
封装代码 DIP DFP
封装等效代码 DIP20,.3 FL20,.3
封装形状 RECTANGULAR RECTANGULAR
封装形式 IN-LINE FLATPACK
电源 5 V 5 V
Prop。Delay @ Nom-Sup 16 ns 16 ns
传播延迟(tpd) 18 ns 18 ns
认证状态 Not Qualified Not Qualified
筛选级别 MIL-PRF-38535 Class V MIL-PRF-38535 Class V
座面最大高度 5.08 mm 2.92 mm
最大供电电压 (Vsup) 5.5 V 5.5 V
最小供电电压 (Vsup) 4.5 V 4.5 V
标称供电电压 (Vsup) 5 V 5 V
表面贴装 NO YES
技术 CMOS CMOS
温度等级 MILITARY MILITARY
端子面层 GOLD GOLD
端子形式 THROUGH-HOLE FLAT
端子节距 2.54 mm 1.27 mm
端子位置 DUAL DUAL
总剂量 300k Rad(Si) V 300k Rad(Si) V
宽度 7.62 mm 6.92 mm
Base Number Matches 1 1
EEWORLD大学堂----中断及工作模式
中断及工作模式:https://training.eeworld.com.cn/course/367...
dongcuipin 单片机
【团购】ALIENTEK 战舰STM32F103ZET6开发板+2.8液晶
团购价格:前10名购买者418元。 第11至20名购买者428元。 第21之后购买者448元。 注:本款开发板的淘宝最低价为468,报名顺序以在淘宝12月16日起下单先后顺 ......
每月一团 淘e淘
简易激光电筒电路图
下图是一款激光电筒电路图,电路非常简单,就一电池,电阻,三极管就搞定。 激光电筒价廉物美,有极高的性价比,主要特点是聚光性能优良,射距达1200m~1500m,肉眼观察,数百米外光点仍然很小, ......
fish001 模拟与混合信号
FPGA发展方向!
各位FPGA前辈,搞FPGA往哪方面发展比较有前途?求各位指点迷津!...
少121 FPGA/CPLD
[MsgOS]多平台下按键任务框架
在其他论坛上的一次问答,现摘录为贴。 /***************************************************************************/ 问: 我们目前已知道: 1) 如何创建一个任务(暂且叫他任务吧, ......
科技猎人 stm32/stm8
EEWORLD大学堂----Captivate 直播回放
Captivate 直播回放:https://training.eeworld.com.cn/course/4118...
hi5 聊聊、笑笑、闹闹

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1397  1974  1391  2854  1765  1  18  9  13  24 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved