Datasheet> 器件分类 > 可编程逻辑器件> 可编程逻辑> 5962-0325002VYC

5962-0325002VYC: 产品描述Field Programmable Gate Array, 2304 CLBs, 46000 Gates, CMOS, PQFP256; 产品类别可编程逻辑器件可编程逻辑; 文件大小759KB，共42页; 制造商Microchip(微芯科技); 官网地址https://www.microchip.com

下载文档详细参数全文预览

5962-0325002VYC在线购买

供应商	器件名称	价格	最低购买	库存
	5962-0325002VYC	-	-	点击查看	点击购买

5962-0325002VYC概述

Field Programmable Gate Array, 2304 CLBs, 46000 Gates, CMOS, PQFP256

5962-0325002VYC规格参数

参数名称	属性值
厂商名称	Microchip(微芯科技)
包装说明	QFF, QFL256,1.5SQ,20
Reach Compliance Code	compliant
ECCN代码	3A001.A.2.C
JESD-30 代码	S-PQFP-F256
长度	37.085 mm
可配置逻辑块数量	2304
等效关口数量	46000
输入次数	233
逻辑单元数量	2304
输出次数	233
端子数量	256
最高工作温度	125 °C
最低工作温度	-55 °C
组织	2304 CLBS, 46000 GATES
封装主体材料	PLASTIC/EPOXY
封装代码	QFF
封装等效代码	QFL256,1.5SQ,20
封装形状	SQUARE
封装形式	FLATPACK
电源	3.3 V
可编程逻辑类型	FIELD PROGRAMMABLE GATE ARRAY
认证状态	Qualified
筛选级别	MIL-PRF-38535 Class V
座面最大高度	3.18 mm
最大供电电压	3.6 V
最小供电电压	3 V
标称供电电压	3.3 V
表面贴装	YES
技术	CMOS
温度等级	MILITARY
端子形式	FLAT
端子节距	0.508 mm
端子位置	QUAD
宽度	37.085 mm
Base Number Matches	1

文档预览

下载PDF文档

全文
预览

Features

•

SRAM based FPGA Dedicated to Space Use

•

SEE Hardened Cells (configuration RAM, FreeRAM, DFF, JTAG, I/O buffers) Remove the

•

need for Triple Modular Redundancy (TMR)

Produced on Rad Hard 0.35µm CMOS Process

Functionally and Pin Compatible with the Atmel Commercial and Military AT40K Series

High Performance

– 46K Available ASIC gates (50% typ. routable)

– 60 MHz Internal Performance

– 20 MHz System Performance

– 30 MHz Array Multipliers

– 18 ns FreeRAM

™

access time

– Internal Tri-state Capability in Each Cell

FreeRAM

– 18432 Bits of Distributed SRAM Independent of Logic Cells

– Flexible, Single/Dual Port, Synchronous/Asynchronous 32x4 RAM blocks

8 Global Clocks and 4 Additional Dedicated PCI Clocks

– Fast, Low Skew Clock Distribution

– Programmable Rising/Falling Edge Transitions

– Distributed Clock Shutdown Capability for Low Power Management

Global Reset Option

384 PCI Compliant I/Os

– Programmable Output Drive

– Fast, Flexible Array Access Facilitates Pin Locking

Package Options

– MQFPF160

– MQFPF256

Design Software (System Designer)

– Combination of Atmel internally developed tools, and industry standard design

tools

– Fast and Efficient Synthesis

– Efficient Integration (Libraries, Interface, Full Back-annotation)

– Over 75 Automatic Component Generators Create Thousands

of Speed and Area Optimized Logic and RAM Functions

– Automatic/Interactive Multi-chip Partitioning

Supply Voltage 3.3V

AT40KFL040 is a 5V Tolerant Version

No Single Event Latch-up below a LET Threshold of 70 MeV/mg/cm2

Tested up to a Total Dose of 300 krads (Si) according to MIL STD 883 Method 1019

Quality Grades

– QML -Q and -V with SMD 5962-03250

– ESCC with 9304/008

Design Kit (AT40KEL-DK) Including:

– A Board with the RH FPGA (MQFPF160 or MQFPF256)

– A configuration memory (AT17 Atmel EEPROM)

– Design software and documentation

– ISP cable and software

Easy Migration to Atmel Gate Arrays for High Volume Production

Note:

All features and characteristics described for

AT40KEL040 in this document, also apply to the

AT40KFL040 unless specified otherwise.

•

Rad Hard

Reprogrammable

FPGAs with

FreeRAM

•

AT40KEL040

AT40KFL040

•

4155I–AERO–06/06

***

Table 1.

AT40KEL040

Device

Available ASIC Gates (50% typ. routable)

Rows x Columns

Core Cells

Registers

RAM Bits

I/O (max)

AT40KEL040

46K

48 x 48

2,304

3,056

18,432

384

Description

The AT40KEL040 is a fully PCI-compliant, SRAM-based FPGA with distributed 18 ns

programmable synchronous/asynchronous, dual port/single port SRAM, 8 global clocks,

Cache Logic ability (partially or fully reconfigurable without loss of data), automatic com-

ponent generators, and 46,000 ASIC gates. I/O counts range from 129 to 384 in Aero-

space standard packages and support 3.3V.

The AT40KFL040 is a 5V tolerant version.

The AT40KEL040 is designed to quickly implement high performance, large gate count

designs through the use of synthesis and schematic-based tools used Windows

Linux

platform. Atmel’s design tools provide easy integration with industry standard

tools such as Synplicity, Modelsim and Leonardo Spectrum/Precision Synthesis. See

the IDS datasheet for other supported tools.

The AT40KEL040 can be used as a co-processor for high-speed (DSP/processor-

based) designs by implementing a variety of compute-intensive, arithmetic functions.

These include adaptive finite impulse response (FIR) filters, Fast Fourier Transforms

(FFT), convolvers, interpolators and discrete-cosine transforms (DCT) that are required

for video compression and decompression, encryption, convolution and other multime-

dia applications.

The AT40KEL040 FPGA offers a patented distributed 18 ns SRAM capability where the

RAM can be used without losing logic resources. Multiple independent, synchronous or

asynchronous, dual port or single port RAM functions (FIFO, scratch pad, etc.) can be

created using Atmel’s macro generator tool.

The AT40KEL040’s patented 8-sided core cell with direct horizontal, vertical and diago-

nal cell-to-cell connections implements ultra fast array multipliers without using any bus-

ing resources. The AT40KEL040’s Cache Logic capability enables a large number of

design coefficients and variables to be implemented in a very small amount of silicon,

enabling vast improvement in system speed at much lower cost than conventional

FPGAs.

The AT40KEL040 is capable of implementing Cache Logic (Dynamic full/partial logic

reconfiguration, without loss of data, on-the-fly) for building adaptive logic and systems.

As new logic functions are required, they can be loaded into the logic cache without los-

ing the data already there or disrupting the operation of the rest of the chip; replacing or

complementing the active logic. The AT40KEL040 can act as a reconfigurable co-pro-

cessor.

The AT40KEL040 FPGA family is capable of implementing user-defined, automatically

generated, macros in multiple designs; speed and functionality are unaffected by the

macro orientation or density of the target device. This enables the fastest, most predict-

able and efficient FPGA design approach and minimizes design risk by reusing already

Fast, Flexible and

Efficient SRAM

Fast, Efficient Array and

Vector Multipliers

Cache Logic Design

Automatic Component

Generators

AT40KEL040

4155I–AERO–06/06

AT40KEL040

proven functions. The Automatic Component Generators work seamlessly with industry-

standard schematic and synthesis tools to create the fastest, most efficient designs

available.

The patented AT40KEL040 series architecture employs a symmetrical grid of small yet

powerful cells connected to a flexible busing network. Independently controlled clocks

and resets govern every column of cells. The array is surrounded by programmable I/O.

Devices offer 46,000 usable ASIC gates, and have 3,056 registers. AT40K series

FPGAs utilize a reliable 0.35µm single-poly, 4-metal CMOS process and are 100% fac-

tory-tested. Atmel’s PC- and workstation-based integrated development system (IDS) is

used to create AT40KEL040 series designs. Multiple design entry methods are sup-

ported.

The Atmel architecture was developed to provide the highest levels of performance,

functional density and design flexibility in an FPGA. The cells in the Atmel array are

small, efficient and can implement any pair of Boolean functions of (the same) three

inputs or any single Boolean function of four inputs. The cell’s small size leads to arrays

with large numbers of cells, greatly multiplying the functionality in each cell. A simple,

high-speed busing network provides fast, efficient communication over medium and

long distances.

AT40KEL040

Configurator

Statistics extracted from configuration bitstreams show that the maximum needed size

is 1Mbit.

In order to keep the maximum number of pins assigned to signals, it is recommended to

use a serial configuration interface.

This is the reason why Atmel proposes a 1Mbit serial EEPROM for configuring the

AT40KEL040, the AT17LV010-10DP which is also a 3.3V bias chip. It is packaged into a

28-pin DIL Flat Pack 400mils wide.

This memory has been tested for total dose under bias and unbiased conditions, exhib-

iting far better results when unbiased; this is the reason why it is recommended to switch

off the memory when it is not in the configuration mode.

In addition, heavy ions tests have shown that the data stored in the memory cells are not

corrupted eventhough errors may be detected while downloading the bitstream; this is

the result of the data serialization from the parallel memory plan; therefore, it is recom-

mended to use the FPGA CRC while configuring it, and to resume the configuration

when an error is detected.

4155I–AERO–06/06

推荐资源

三极管时间继电器电路之四

电动机电枢串接电阻启动能耗制动单向运转电路之三

z-stack问什么不能显示温度的变化: 想实现显示温湿度，并且在温度大于28的时候报警，现在温湿度显示不出来，请帮我看看怎么一回事的，谢谢 /********************************************************************************* ......; Devill流觞无线连接

求教LPC2138 <--->CS5530: 求教LPC2138 CS5530调了一周多了，死活不通。读回来的只是0xFF，怎么回事啊？？有没有哪位大哥有LPC2138 通过ＳＰＩ口和CS5530通讯的例子，小可不胜感激，跪谢！！～ icipiq_ka@yahoo.c ......; lg137 嵌入式系统

新年的惊喜！！！感谢EEWORLD感谢管管们，新年快乐！！！: 刚刚到公司上班，今天连续接到快递的电话，叫我去拿快递，我想想也没买啥呀，。。。到了一看是eerorld寄来的，脑子一想，才明白。。。。可算新年的惊喜！！！感谢感谢！！！是两个快递， ......; RF-刘海石聊聊、笑笑、闹闹

lps22hb(四)DRDY中断使用: LPS22HB气压传感器在启动转换后判断数据是否准备好的方式有2种一种是通过读取STATUS (27h)寄存器判断T_DA和P_DA是否为1这种属于被动方式，需要单片机不断读取、判断，浪费处理器资源也会有一定 ......; littleshrimp MEMS传感器

哪位有吉时利2000型6?数字电压表中文说明书: 100分求吉时利2000型6?数字电压表中文说明书...; panyinggaotian 嵌入式系统

ARM板利用串口向MC8630（一种3g通信模块）发送AT指令: 我想利用arm板向MC8630（3g通信模块）发送AT指令，打算用串口发，但不知具体要如何操作，求指教！...; yjh19891026 微控制器 MCU

便携式医疗设备中的信号调整

　　现今的医疗便携设备方便病人自行诊疗、自由走动，甚至可在外出时使用设备。便携式电子医疗设备要实现"方便携带"的特色功能，就必须具备微型化和低功耗的特性。　　此外，这些设备还要有极高的精度以确保病人的安全。医疗设备采用多种不同的传感器来监视病人的健康状况，然后传感器将生理信号转换成电子信号供电子设备分析使用。由于医疗设备中传输的信号都比较微弱，而且还会受到诸多噪声源的干扰，因此信号路径设计对...[详细]
基于NXP LPC2148的微型尿液分析仪

项目概述　　我们设计的微型尿液分析仪可以检测尿液的十种参数，包括白细胞、亚硝酸盐、尿胆原、蛋白质、PH值、潜血、比重、酮体、胆红素和葡萄糖。　　在用户把浸没了尿液的试纸条放入仪器后，通过LPC2148控制LED光源进行分时发光，然后反射光通过光纤照射到CCD上，经过信号的采集和模数转换，并在微处理器中经过归一化的算法，将结果输出至LCD进行显示，或者根据需要传输至PC。并可以利用以太网接...[详细]
多功能监护仪的无线通讯系统

　　1 引言　　多功能监护仪是一种常用的临床医疗器械，他可以把病人的心电(ECG)、呼吸(RESP)、血氧饱和度(SPO2)、血压(BP)等参数显示出来，通过24小时对病人各种生理参数的监测及分析。　　在某一生理机能参数超出规定数值时便发出警报，提醒医护人员及病人家属进行抢救的一种监护系统，是医护人员诊断、治疗及抢救的重要器械。　　传统的监护仪一般通过串口与主监护室相连，布线...[详细]
看好中国RFID市场普印力中国AIDC新突破

　　这标志着在物流供应链打印中处于全球领先地位的美国普印力PRINTRONIX更加看好中国市场，进一步加大在中国的投资力度，依托国际性分销商和本土的行业巨头进一步深入中国市场。　　来自政府相关部门的领导、自动识别行业专家、行业客户代表以及新闻媒体出席了新闻发布会，普印力全球高级销售总裁James B. McWilson以及大中华区总经理Roger Zhao出席会议，与闪联总裁孙育宁博士现场...[详细]
高频RFID与超高频RFID的技术应用比较

随着以Gen2为代表的超高频技术正式成为ISO 18000-6C标准，RFID技术在托盘和货箱上的应用日趋成熟，RFID标签用于单品识别提上日程，在下一个里程碑上是超高频还是高频，引起了全球RFID业界的广泛关注。高频与超高频高频RFID标签典型工作频率为13.56MHz，一般以无源为主，标签与阅读器进行数据交换时，标签必须位于阅读器天线辐射的近场区内。高频标签的阅读距离一般情况下小于1...[详细]
未来五年中国UHFRFID市场增长率达82.8%

据 IDC 最新发布的报告《中国 RFID 行业解决方案市场 2007-2011 年预测与分析》显示， 2006 年 RFID 跨行业应用总体市场规模为 24.2 亿元 ( 约 3.02 亿美元 ) ，涵盖的应用领域包括供应链、人员、财产、车辆管理，门禁控制、防伪、动物识别等，其中超高频 RFID 应用市场规模占 RFID 总体应用规模的 10....[详细]
台湾晶圆厂登陆将进一步开放政策最快9月出台

　　马英九7月10日表示，晶圆厂赴大陆投资会进一步开放。这是否意味包括晶圆制程朝90纳米及十二英寸晶圆厂近期将可望解禁？台当局“经济部投审会”表示，“经济部”正在研议中，还未决定开放范围，预计八月会紧锣密鼓邀集相关单位及业者协商，晶圆产业进一步开放的具体政策最快九月才会宣布。　　据台湾中广新闻网报道，马英九支持对合理且必要的高科技业，进一步开放登陆投资。这番话被解读目前开放八英寸晶圆及0.1...[详细]
一种新颖的电子式PS压力传感器

　　概述　　PS压力传感器是一种利用半导体膜片结构制成的电子式压力传感器，它可将空气压力这一物理量变换成电信号, 并能够高精度、线性地检测出压力的变化。它是松下电工公司近年推出的新产品。　　早在1954年美国C.S.Smith首先确认了半导体压电电阻效应，1955年C.Herring指出：这种压电电阻效应是由于应力的作用，引起导体与价电子带能量状态的变化，以及载流子数量与迁移率变化所产生...[详细]
纳米生物传感器的研制初露曙光

　　由于微小生物电子传感器的问世，现在医生很快就会通过复制或改善人类嗅觉系统的方式，用气味来诊断各种疾病的早期症状。这项新的跨学科技术是由欧盟委员会未来科技部“信息社会科技项目”出资，经西班牙、法国和意大利科学家共同开发测试，最终在天然嗅觉器官的基础上产生出“电子鼻子”。这种“电子鼻子”不仅可以应用于医疗保健行业，还能应用于农业、工业、环保和安全等领域。 “电子鼻子”工程协调员...[详细]
无线型睡眠呼吸暂停症监视系统

　　前言　　睡眠呼吸暂停症是一种很常见的睡眠呼吸疾病，根据研究调查，在美国约有24%的成年男性及9%成年女性或超过200万人口患有此疾病，在中国台湾至少有35万人也有此问题。　　一般在诊断患者是否罹患睡眠呼吸暂停症是指患者在睡眠中出现呼吸暂停和低通气的总次数超过每小时5次。其中呼吸暂停是指在睡眠中，出现10秒以上的呼吸气流消失，低通气是指呼吸气流并未完全停止，只是减少到原来的20%~50%...[详细]
基于LabVIEW快速搭建医疗设备原型

　　21世纪是生命和健康的世纪，生命科学的飞速进步不断推动着人类对自身健康和疾病的认识，如何开发创新型的医疗电子设备也成为研究的热点之一。　　医疗设备研究内容涉及众多工程学研究领域，如电子学、计算机、信息处理、光学、精密机械学等。随着医学的发展、治疗手段的多样化和相关工程领域技术的不断进步，医疗电子设备正变得日益复杂化。一般大型医疗设备由多个子系统组成，需要集成多种传感器、机械部件、电子元件，如...[详细]
台湾媒体称马英九暗示开放12吋晶圆厂“登陆”

　　马英九10日抛出扩大开放晶圆厂登陆想法。他表示，美国半导体大厂英特尔公司，去年宣布成立大陆12吋晶圆90纳米制程的生产工厂，如果美国可以容许英特尔到大陆去，“我相信我们进一步开放应该是合理、也是必要的政策”。　　据台湾《联合报》报道，马英九昨天在接见美商应用材料公司全球总裁史宾林特，马英九说，台湾半导体晶圆代工产业是世界龙头，IC设计所占比例名列前茅，封装测试也是全球第一，因此应用材料公...[详细]
3-D存储器芯片堆栈标准化有望替代DDR内存

　　由3D-IC联盟发起的存储器互连标准（IMIS，IntimateMemoryInterconnectStandard）最近宣布其用于3-D堆栈存储器芯片的官方标准。　　该联盟的发起成员TezzaronSemiconductorCorp.(Naperville,Ill.)和Ziptronix,Inc.(Morrisville,N.C.)已着手开发采用IMIS端口的存储器芯片，预期将在200...[详细]
一种基于FPGA控制全彩大屏幕显示的设计(图)

　　随着数字技术的飞速发展，各种数字显示屏也随即涌现出来有LED、LCD、DLP等，各种数字大屏幕的控制系统多种多样，有用ARM+FPGA脱机控制系统，也有用PC+DVI接口解码芯片+FPGA芯片联机控制系统，在这里我们讲述一种不仅可以用于控制全彩LED大屏幕的显示，而且还可以作为发送端输出高清图像数据。采用的联机控制系统对全彩LED大屏幕进行控制。即PC+DVI接口解码芯片+FPGA芯片+输出...[详细]
美国大学开发微型“核弹”杀死癌细胞

　　美国休斯敦赖斯大学的威尔逊教授日前开发出了一种神奇的微型“核弹”用来杀死癌细胞，这项新的研究获得了美国航空航天局的资助，研究报告将发表在最新一期的纳米技术期刊《Small》上。　　研究中使用的α粒子是体积较大的高能亚原子，它的移动速度很慢，穿透能力在众多电离辐射粒子中是最弱的，人类的皮肤或一张纸已能将其隔阻，但一旦进入人体内部，就能对细胞造成严重伤害。　　不过，少量α粒子也可能用来杀...[详细]

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多