电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74AC573M

产品描述Latches Quad "D" Flip-Flop
产品类别逻辑    逻辑   
文件大小262KB,共11页
制造商ST(意法半导体)
官网地址http://www.st.com/
下载文档 详细参数 选型对比 全文预览

74AC573M在线购买

供应商 器件名称 价格 最低购买 库存  
74AC573M - - 点击查看 点击购买

74AC573M概述

Latches Quad "D" Flip-Flop

74AC573M规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称ST(意法半导体)
零件包装代码SOIC
包装说明SOP, SOP20,.4
针数20
Reach Compliance Codenot_compliant
其他特性BROADSIDE VERSION OF 373
系列AC
JESD-30 代码R-PDSO-G20
JESD-609代码e0
长度12.8 mm
负载电容(CL)50 pF
逻辑集成电路类型BUS DRIVER
最大I(ol)0.012 A
位数8
功能数量1
端口数量2
端子数量20
最高工作温度125 °C
最低工作温度-55 °C
输出特性3-STATE
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码SOP
封装等效代码SOP20,.4
封装形状RECTANGULAR
封装形式SMALL OUTLINE
峰值回流温度(摄氏度)NOT SPECIFIED
电源3.3/5 V
Prop。Delay @ Nom-Sup16.5 ns
传播延迟(tpd)16.5 ns
认证状态Not Qualified
座面最大高度2.65 mm
最大供电电压 (Vsup)6 V
最小供电电压 (Vsup)2 V
标称供电电压 (Vsup)3.3 V
表面贴装YES
技术CMOS
温度等级MILITARY
端子面层Tin/Lead (Sn/Pb)
端子形式GULL WING
端子节距1.27 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
宽度7.5 mm
Base Number Matches1

文档预览

下载PDF文档
74AC573
OCTAL D-TYPE LATCH
WITH 3 STATE OUTPUTS (NON INVERTED)
s
s
s
s
s
s
s
s
s
HIGH SPEED: t
PD
= 4.5ns (TYP.) at V
CC
= 5V
LOW POWER DISSIPATION:
I
CC
= 4µA(MAX.) at T
A
=25°C
HIGH NOISE IMMUNITY:
V
NIH
= V
NIL
= 28 % V
CC
(MIN.)
50Ω TRANSMISSION LINE DRIVING
CAPABILITY
SYMMETRICAL OUTPUT IMPEDANCE:
|I
OH
| = I
OL
= 24mA (MIN)
BALANCED PROPAGATION DELAYS:
t
PLH
t
PHL
OPERATING VOLTAGE RANGE:
V
CC
(OPR) = 2V to 6V
PIN AND FUNCTION COMPATIBLE WITH
74 SERIES 573
IMPROVED LATCH-UP IMMUNITY
DIP
SOP
TSSOP
ORDER CODES
PACKAGE
DIP
SOP
TSSOP
TUBE
74AC573B
74AC573M
DESCRIPTION
The 74AC573 is an advanced high-speed CMOS
OCTAL D-TYPE LATCH with 3 STATE OUTPUTS
NON INVERTING fabricated with sub-micron
silicon gate and double-layer metal wiring C
2
MOS
technology.
These 8 bit D-Type latch are controlled by a latch
enable input (LE) and an output enable input (OE).
While the LE inputs is held at a high level, the Q
PIN CONNECTION AND IEC LOGIC SYMBOLS
O
so
b
te
le
ro
P
uc
d
s)
t(
so
b
-O
outputs will follow the data input precisely.
When the LE is taken low, the Q outputs will be
latched at the logic level of D input data. While the
(OE) input is low, the 8 outputs will be in a normal
logic state (high or low logic level); while OE is in
high level, the outputs will be in a high impedance
state.
All inputs and outputs are equipped with
protection circuits against static discharge, giving
them 2KV ESD immunity and transient excess
voltage.
P
te
le
od
r
s)
t(
uc
T&R
74AC573MTR
74AC573TTR
April 2001
1/11

74AC573M相似产品对比

74AC573M 74AC573TTR
描述 Latches Quad "D" Flip-Flop Latches Quad "D" Flip-Flop
是否Rohs认证 不符合 符合
厂商名称 ST(意法半导体) ST(意法半导体)
零件包装代码 SOIC TSSOP
包装说明 SOP, SOP20,.4 TSSOP-20
针数 20 20
Reach Compliance Code not_compliant compliant
系列 AC AC
JESD-30 代码 R-PDSO-G20 R-PDSO-G20
JESD-609代码 e0 e4
长度 12.8 mm 6.5 mm
逻辑集成电路类型 BUS DRIVER BUS DRIVER
位数 8 8
功能数量 1 1
端口数量 2 2
端子数量 20 20
最高工作温度 125 °C 125 °C
最低工作温度 -55 °C -55 °C
输出特性 3-STATE 3-STATE
输出极性 TRUE TRUE
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 SOP TSSOP
封装形状 RECTANGULAR RECTANGULAR
封装形式 SMALL OUTLINE SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度(摄氏度) NOT SPECIFIED NOT SPECIFIED
传播延迟(tpd) 16.5 ns 16.5 ns
认证状态 Not Qualified Not Qualified
座面最大高度 2.65 mm 1.2 mm
最大供电电压 (Vsup) 6 V 6 V
最小供电电压 (Vsup) 2 V 2 V
标称供电电压 (Vsup) 3.3 V 3.3 V
表面贴装 YES YES
技术 CMOS CMOS
温度等级 MILITARY MILITARY
端子面层 Tin/Lead (Sn/Pb) NICKEL PALLADIUM GOLD
端子形式 GULL WING GULL WING
端子节距 1.27 mm 0.65 mm
端子位置 DUAL DUAL
处于峰值回流温度下的最长时间 NOT SPECIFIED NOT SPECIFIED
宽度 7.5 mm 4.4 mm
Base Number Matches 1 1

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1513  2484  1471  61  1758  20  24  11  41  3 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved