电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

HCTS21K

产品描述HCT SERIES, DUAL 4-INPUT AND GATE, CDIP14
产品类别半导体    逻辑   
文件大小151KB,共9页
制造商Intersil ( Renesas )
官网地址http://www.intersil.com/cda/home/
下载文档 选型对比 全文预览

HCTS21K概述

HCT SERIES, DUAL 4-INPUT AND GATE, CDIP14

文档预览

下载PDF文档
HCTS21MS
October 1995
Radiation Hardened
Dual 4-Input AND Gate
Pinouts
14 LEAD CERAMIC DUAL-IN-LINE
METAL SEAL PACKAGE (SBDIP)
MIL-STD-183S CDIP2-T14, LEAD FINISH C
TOP VIEW
A1 1
B1 2
NC 3
C1 4
D1 5
Y1 6
GND 7
14 VCC
13 D2
12 C2
11 NC
10 B2
9 A2
8 Y2
Features
• 3 Micron Radiation Hardened SOS CMOS
• Total Dose 200K RAD (Si)
• SEP Effective LET No Upsets: >100 MEV-cm
2
/mg
• Single Event Upset (SEU) Immunity < 2 x 10
-9
Errors/Bit-Day
(Typ)
• Dose Rate Survivability: >1 x
10
12
RAD
(Si)/s
• Dose Rate Upset >10
10
RAD(Si)/s 20ns Pulse
• Latch-Up Free Under Any Conditions
• Military Temperature Range: -55
o
C to +125
o
C
• Significant Power Reduction Compared to LSTTL ICs
• DC Operating Voltage Range: 4.5V to 5.5V
• LSTTL Input Compatibility
- VIL = 0.8V Max
- VIH = VCC/2 Min
• Input Current Levels Ii
5µA at VOL, VOH
14 LEAD CERAMIC METAL SEAL FLATPACK PACKAGE
(FLATPACK) MIL-STD-183S CDFP3-F14, LEAD FINISH C
TOP VIEW
A1
B1
NC
C1
1
2
3
4
5
6
7
14
13
12
11
10
9
8
VCC
D2
C2
NC
B2
A2
Y2
Description
The Intersil HCTS21MS is a Radiation Hardened Dual Input AND
Gate. A high on all inputs forces the output to a High state.
The HCTS21MS utilizes advanced CMOS/SOS technology to
achieve high-speed operation. This device is a member of radia-
tion hardened, high-speed, CMOS/SOS Logic Family.
The HCTS21MS is supplied in a 14 lead Ceramic flatpack
(K suffix) or a SBDIP Package (D suffix).
D1
Y1
GND
Functional Diagram
An
Bn
Yn
Ordering Information
PART
NUMBER
HCTS21DMSR
TEMPERATURE
RANGE
-55
o
C to +125
o
C
SCREENING
LEVEL
Intersil Class
S Equivalent
Intersil Class
S Equivalent
Sample
PACKAGE
14 Lead SBDIP
Cn
Dn
TRUTH TABLE
14 Lead Ceramic
Flatpack
14 Lead SBDIP
INPUTS
An
L
X
Bn
X
L
X
X
H
Cn
X
X
L
X
H
Dn
X
X
X
L
H
OUTPUTS
Yn
L
L
L
L
H
HCTS21KMSR
-55
o
C to +125
o
C
HCTS21D/
Sample
HCTS21K/
Sample
HCTS21HMSR
+25
o
C
+25
o
C
Sample
14 Lead Ceramic
Flatpack
Die
X
X
H
+25
o
C
Die
NOTE: L = Logic Level Low, H = Logic level High, X = Don’t Care
CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.
http://www.intersil.com
|
Copyright
©
Intersil Corporation 1999
Spec Number
File Number
1
518618
3053.1

HCTS21K相似产品对比

HCTS21K HCTS21D HCTS21DMSR HCTS21KMSR HCTS21MS HCTS21HMSR
描述 HCT SERIES, DUAL 4-INPUT AND GATE, CDIP14 HCT SERIES, DUAL 4-INPUT AND GATE, CDIP14 HCT SERIES, DUAL 4-INPUT AND GATE, CDIP14 HCT SERIES, DUAL 4-INPUT AND GATE, CDFP14 HCT SERIES, DUAL 4-INPUT AND GATE, CDIP14 HCT SERIES, DUAL 4-INPUT AND GATE, UUC12
说一句不该我说的话
今天中午在论坛里发现了一个很火的帖子,说他火一个是因为文字是红的,第二是楼主火气大,好像管理员做了多大的错事似的。 原帖在这儿。相信很多EE的老网友都看过了,谁删的我的帖子,管理员出 ......
jishuaihu 聊聊、笑笑、闹闹
“TI 中国大学计划” 知多少——答题赢好礼!(已颁奖)
本活动已颁奖点此查看颁奖详情 活动详情>>“TI 中国大学计划”知多少——答题赢好礼! 258059 活动时间:即日起——10月11日 活动流程: 1、进入TI 中国大学计划官网,了解TI 大学 ......
EEWORLD社区 TI技术论坛
求助:排队系统VHDL程序设计
具体要求是:能记录当前取号的客户编号(每进来一个客户编号从01开始自动加1,最大可记录99个,此后重复使用);能记录当前客户前面等候的客户数量(最大等候人数为99,超过此值后又从0开始 ......
damu 嵌入式系统
【平头哥RVB2601创意应用开发】 二、CDK开发环境安装及helloworld体验
本帖最后由 kit7828 于 2022-3-10 13:59 编辑 下载剑池CDK后过了几天才安装的,是在电脑重装系统后安装的(C盘扩容导致时不时蓝屏),安装过程非常顺利,选了路径后,一路Next 590492 ......
kit7828 玄铁RISC-V活动专区
电信老总王晓初的策略:不建全国性3G网络
  王晓初表示,目前中国电信就3G市场、潜在客户群等进行了软性调查,没有作实际投 资,按信产部要求,由集团出资1.98亿元人民币,在河北省保定市建设103个基站,进行TD-SCDM ......
feifei 无线连接
浮点数存储问题,请教,高手指教,在线等!!!!一直在线!!在线等!!!!
请教浮点数的存储格式。是在操作系统上定义的还是在硬件结构上定义的,请指教,高手指教,谢谢!!!!!!!!!!!11...
19041009 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2106  2112  831  2864  2253  12  19  2  52  40 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved