电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74AC541MTR

产品描述Buffers u0026 Line Drivers Octal Bus Buffer
产品类别逻辑    逻辑   
文件大小268KB,共9页
制造商ST(意法半导体)
官网地址http://www.st.com/
标准
下载文档 详细参数 全文预览

74AC541MTR在线购买

供应商 器件名称 价格 最低购买 库存  
74AC541MTR - - 点击查看 点击购买

74AC541MTR概述

Buffers u0026 Line Drivers Octal Bus Buffer

74AC541MTR规格参数

参数名称属性值
是否Rohs认证符合
厂商名称ST(意法半导体)
零件包装代码SOIC
包装说明SOP, SOP20,.4
针数20
Reach Compliance Codeunknown
其他特性WITH DUAL OUTPUT ENABLE
控制类型ENABLE LOW
系列AC
JESD-30 代码R-PDSO-G20
JESD-609代码e3
长度12.8 mm
负载电容(CL)50 pF
逻辑集成电路类型BUS DRIVER
最大I(ol)0.012 A
湿度敏感等级1
位数8
功能数量1
端口数量2
端子数量20
最高工作温度125 °C
最低工作温度-55 °C
输出特性3-STATE
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码SOP
封装等效代码SOP20,.4
封装形状RECTANGULAR
封装形式SMALL OUTLINE
包装方法TAPE AND REEL
峰值回流温度(摄氏度)260
电源3.3/5 V
Prop。Delay @ Nom-Sup9 ns
传播延迟(tpd)9 ns
认证状态Not Qualified
座面最大高度2.65 mm
最大供电电压 (Vsup)6 V
最小供电电压 (Vsup)2 V
标称供电电压 (Vsup)3.3 V
表面贴装YES
技术CMOS
温度等级MILITARY
端子面层TIN
端子形式GULL WING
端子节距1.27 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
宽度7.5 mm
Base Number Matches1

文档预览

下载PDF文档
74AC541
OCTAL BUS BUFFER
WITH 3 STATE OUTPUTS (NON INVERTED)
s
s
s
s
s
s
s
s
s
HIGH SPEED: t
PD
= 4ns (TYP.) at V
CC
= 5V
LOW POWER DISSIPATION:
I
CC
= 4µA(MAX.) at T
A
=25°C
HIGH NOISE IMMUNITY:
V
NIH
= V
NIL
= 28 % V
CC
(MIN.)
50Ω TRANSMISSION LINE DRIVING
CAPABILITY
SYMMETRICAL OUTPUT IMPEDANCE:
|I
OH
| = I
OL
= 24mA (MIN)
BALANCED PROPAGATION DELAYS:
t
PLH
t
PHL
OPERATING VOLTAGE RANGE:
V
CC
(OPR) = 2V to 6V
PIN AND FUNCTION COMPATIBLE WITH
74 SERIES 541
IMPROVED LATCH-UP IMMUNITY
DIP
SOP
ORDER CODES
PACKAGE
DIP
SOP
TSSOP
)-
(s
so
b
ct
u
d
-O
ro
s)
P
t(
te
uc
le
o
od
r
s
P
b
O
te
le
so
b
O
PIN CONNECTION AND IEC LOGIC SYMBOLS
DESCRIPTION
The 74AC541 is an advanced high-speed CMOS
OCTAL BUS BUFFER (3-STATE) fabricated with
sub-micron silicon gate and double-layer metal
wiring C
2
MOS tecnology.
The 3 STATE control gate operates as two inputs
AND such that if either G1 and G2 are high, all
eight outputs are in the high impedance state.
b
O
In order to enhance PC board layout, the
74AC541 offers a pinout having inputs and
outputs on opposite sides of the package.
All inputs and outputs are equipped with
protection circuits against static discharge, giving
them 2KV ESD immunity and transient excess
voltage.
so
te
le
ro
P
TUBE
uc
d
s)
t(
TSSOP
T&R
74AC541B
74AC541M
P
te
le
od
r
s)
t(
uc
74AC541MTR
74AC541TTR
April 2001
1/9

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 281  727  474  27  709  6  15  10  1  23 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved