Clock Generators u0026 Support Products PLL Clock Multiplier
参数名称 | 属性值 |
包装说明 | SOP, |
Reach Compliance Code | unknown |
ECCN代码 | EAR99 |
其他特性 | ALSO OPERATES AT 180 MHZ AT 3.3V |
JESD-30 代码 | R-PDSO-G8 |
长度 | 4.9 mm |
端子数量 | 8 |
最高工作温度 | 85 °C |
最低工作温度 | -40 °C |
最大输出时钟频率 | 200 MHz |
封装主体材料 | PLASTIC/EPOXY |
封装代码 | SOP |
封装形状 | RECTANGULAR |
封装形式 | SMALL OUTLINE |
主时钟/晶体标称频率 | 50 MHz |
座面最大高度 | 1.75 mm |
最大供电电压 | 5.5 V |
最小供电电压 | 4.5 V |
标称供电电压 | 5 V |
表面贴装 | YES |
技术 | CMOS |
温度等级 | INDUSTRIAL |
端子形式 | GULL WING |
端子节距 | 1.27 mm |
端子位置 | DUAL |
宽度 | 3.885 mm |
uPs/uCs/外围集成电路类型 | CLOCK GENERATOR, OTHER |
Base Number Matches | 1 |
在设计10GbE(10 Gigabit Ethernet)应用时,选择合适的晶体振荡器输入对于确保网络的稳定性和性能至关重要。以下是一些关键点和建议,用于选择合适的晶体振荡器输入:
晶体振荡器输入频率:文件中提到,典型的10GbE应用假设有一个25MHz的晶体输入。这是因为10GbE设备通常使用25MHz的参考时钟频率。
PLL(Phase-Locked Loop):PLL用于生成156.25MHz的输出,这是10GbE应用中常见的频率。因此,选择的晶体振荡器应该能够与PLL协同工作,以提供所需的输出频率。
低相位噪声设计:为了减少时钟抖动和提高信号完整性,应选择具有低相位噪声特性的晶体振荡器。文件中提到,PI6LC4820设计了低1ps最大集成相位噪声(在12kHz到20MHz的频率范围内)。
晶体振荡器的负载电容:晶体振荡器的负载电容(Cload)对频率稳定性和相位噪声有重要影响。文件中提到,推荐的晶体振荡器具有18pF的负载电容。
电源电压和电流:确保晶体振荡器的电源电压和电流需求与系统的电源规格相匹配。文件中提到的电源电压为3.3V,这应该在选择晶体振荡器时考虑。
温度稳定性:在不同的环境温度下,晶体振荡器的频率可能会发生变化。选择一个在预期操作温度范围内具有良好温度稳定性的晶体振荡器。
电源噪声抑制:文件中提到,PI6LC4820具有-50dBc的典型电源噪声抑制能力(在156.25MHz输出时)。选择一个晶体振荡器,其电源噪声特性与此兼容。
封装和布局:晶体振荡器的物理尺寸和布局也会影响其性能。文件中提供了详细的布局指南,包括晶体振荡器电路的布局和PCB布局建议。
综上所述,设计10GbE应用时,应选择一个25MHz的晶体振荡器,具有低相位噪声、适当的负载电容、良好的电源电压和电流兼容性、温度稳定性以及与PI6LC4820兼容的电源噪声抑制特性。同时,遵循数据手册中的布局指南来优化性能。
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved