R1210N302D-TR-FE,R1210N302D-TR-FE pdf中文资料,R1210N302D-TR-FE引脚图,R1210N302D-TR-FE电路-Datasheet-电子工程世界

R1210N302D-TR-FE: 产品描述Switching Voltage Regulators 8V Input PWM Step-up DCDC Converter; 产品类别电源/电源管理电源电路; 文件大小264KB，共21页; 制造商RICOH Electronic Devices Co., Ltd.; 标准

下载文档详细参数全文预览

R1210N302D-TR-FE在线购买

供应商	器件名称	价格	最低购买	库存
	R1210N302D-TR-FE	-	-	点击查看	点击购买

Switching Voltage Regulators 8V Input PWM Step-up DCDC Converter

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	RICOH Electronic Devices Co., Ltd.
零件包装代码	SOT-23
包装说明	LSSOP, TSOP5/6,.11,37
针数	5
Reach Compliance Code	unknown
ECCN代码	EAR99
模拟集成电路 - 其他类型	SWITCHING CONTROLLER
控制模式	VOLTAGE-MODE
控制技术	PULSE WIDTH MODULATION
最大输入电压	8 V
JESD-30 代码	R-PDSO-G5
JESD-609代码	e3
长度	2.9 mm
湿度敏感等级	1
功能数量	1
端子数量	5
最高工作温度	85 °C
最低工作温度	-40 °C
最大输出电流	0.04 A
标称输出电压	3 V
封装主体材料	PLASTIC/EPOXY
封装代码	LSSOP
封装等效代码	TSOP5/6,.11,37
封装形状	RECTANGULAR
封装形式	SMALL OUTLINE, LOW PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）	260
认证状态	Not Qualified
座面最大高度	1.3 mm
表面贴装	YES
切换器配置	SINGLE
最大切换频率	216 kHz
技术	CMOS
温度等级	INDUSTRIAL
端子面层	Tin (Sn)
端子形式	GULL WING
端子节距	0.95 mm
端子位置	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED
宽度	1.6 mm

有没有工作电流|Ids|=1.2A;|Vds|<0.2V的pmos和nmos管,增强与否无所谓,关闭漏电流小?: RT!主要做电源开关，是连续导通，不是高频开关类的，有个10khz就够了，还有要求Rds小，静态电流小，关闭时漏电流小请告知具体型号；...; oyhprince 模拟电子

三色时钟制作: 三色时钟应用静态显示时钟，按K3键可流动显示“牛年大吉身体健康合家欢乐心想事成”感谢倪前辈提供的程序好作品大家分享了一。硬件部分1. 增加DS1302RST:P3^7----DS1302---5SDA:P3^6----DS1302---6SCL:P3^5----DS1302---72. 增加三只按键K1----P1.5k2----P1.6k3----P1.7二。应用K1---调整模式键：0---走...; LED屏 DIY/开源硬件专区

【STM32 Nucleo 】物联网络中的“核”，STM32 Nucleo 初见面: [i=s] 本帖最后由 academic 于 2015-8-30 00:03 编辑 [/i][font=微软雅黑][size=3]STM32 Nucleo 初见面从2014年推出到现在，到目前为止 STM32-Necleo 家族已经有10+成员了，而且数量还在继续，目前已经覆盖了 STM32 从低功耗、主流到高性能三大类。所有的 Necleo 开发板在外观上几乎完全一模一样，主要就是 MCU 的不...; academic stm32/stm8

EEWORLD大学堂----TI 77GHz 毫米波雷达产品介绍和方案展示: TI 77GHz 毫米波雷达产品介绍和方案展示：https://training.eeworld.com.cn/course/5132...; hi5 汽车电子

推荐下载，非常不错的电子书hardware_design_verification.chm: CopyrightPrentice Hall Modern Semiconductor Design SeriesPrefaceTo the AudienceTo the InstructorOrganization of the BookErrataAcknowledgmentsAbout the AuthorChapter 1.An Invitation to Design Verificat...; jyl FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W