VI-J7P-IX-F4,VI-J7P-IX-F4 pdf中文资料,VI-J7P-IX-F4引脚图,VI-J7P-IX-F4电路-Datasheet-电子工程世界

VI-J7P-IX-F4: 产品描述Isolated DC/DC Converters VI J00/200 - 165 Vin, 13.8 Vout, 75 W, I Product Grade; 产品类别电源/电源管理电源电路; 文件大小655KB，共8页; 制造商VICOR; 官网地址http://www.vicorpower.com/

下载文档详细参数全文预览

VI-J7P-IX-F4在线购买

供应商	器件名称	价格	最低购买	库存
	VI-J7P-IX-F4	-	-	点击查看	点击购买

Isolated DC/DC Converters VI J00/200 - 165 Vin, 13.8 Vout, 75 W, I Product Grade

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
厂商名称	VICOR
Reach Compliance Code	not_compliant
ECCN代码	EAR99
其他特性	CAN BE OPERATED AT 300V NOMINAL INPUT ALSO
模拟集成电路 - 其他类型	DC-DC REGULATED POWER SUPPLY MODULE
最大输入电压	375 V
最小输入电压	100 V
标称输入电压	150 V
JESD-30 代码	R-XDMA-P9
JESD-609代码	e0
最大负载调整率	0.2%
功能数量	1
输出次数	1
端子数量	9
最高工作温度	100 °C
最低工作温度	-40 °C
最大输出电压	15.18 V
最小输出电压	6.9 V
标称输出电压	13.8 V
封装主体材料	UNSPECIFIED
封装形状	RECTANGULAR
封装形式	MICROELECTRONIC ASSEMBLY
峰值回流温度（摄氏度）	NOT SPECIFIED
认证状态	Not Qualified
表面贴装	NO
技术	HYBRID
温度等级	INDUSTRIAL
端子面层	TIN LEAD
端子形式	PIN/PEG
端子位置	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED
最大总功率输出	75 W
微调/可调输出	YES

nb0和nb1的问题: 小弟最近用wince5.0编译内核，发现在某些情况下会生成。nb1文件，比如说eboot.nb1这种情况看了一些说法是eboot.nb0空间不够存放内核，所以放到eboot.nb1中，但是查看eboot.bin文件发现空间还多的是。在有些时候会出现上面的情况。我用的AT91SAM9261的扳子，请各位高手指教。。。...; weishutian 嵌入式系统

双站合成孔径雷达系统同步问题研究: 摘要讨论了双站合成孔径雷达(双站SAR)收!发系统的同步问题,详细分析了频率源稳定性对收发系统间相位同步的影响,并给出了计算机仿真结果"...; JasonYoo 嵌入式系统

关于JLINK选项在MDK中的设置问题: 选中RDI Interface Driver后，设置Settings的时候出现错误提示对话框：Error：Cannot load driver 'C：\Keil\ARM\BIN\AGDIRDI.DLL'.，...; xiaofeixia stm32/stm8

NXP LPC1768宝马开发板第十章ADC: [b][size=6][font=宋体]第十章宝马1768——ADC[/font][font=宋体] [/font][/size] [/b][align=left][color=#222222][backcolor=rgb(238, 238, 238)][font=sans-serif][font=sans-serif]开发环境：集成开发环境μVision4 IDE版本4.60.0.0[/font...; 旺宝电子 NXP MCU

单片机自带液晶驱动功能，外接电阻驱动液晶屏，请教一下，外接电阻和电容对显示的影响: 单片机自带液晶驱动功能，外接电阻驱动液晶屏，请教一下，外接电阻和电容的作用是什么，它们是怎样与单片机内部的液晶屏驱相配合来完成显示的？如下图所示电阻R3-R6 电容 C6-C8的数值是怎么影响液晶屏的显示效果的？...; 一沙一世 stm32/stm8

EDA实验与实践 filter_200us: module filter_200us(clk,in,out);inputclk;inputin;output out;reg[19:0] cnt;regout_r;always @(posedge clk)beginif(in == 1'h1)//一旦出现高电平即复位计数器begincnt = 20'd9600) //CLK=48M，约200usbegin//cnt <= 20'd9601;//...; 白丁 FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多