STEVAL385LED4CH,STEVAL385LED4CH pdf中文资料,STEVAL385LED4CH引脚图,STEVAL385LED4CH电路-Datasheet-电子工程世界

STEVAL385LED4CH: 产品描述LED Lighting Development Tools STLUX385A 200W 4-LED 250mA to 1A Demo BRD; 产品类别开发板/开发套件/开发工具; 文件大小920KB，共52页; 制造商ST(意法半导体); 官网地址http://www.st.com/

下载文档详细参数全文预览

STEVAL385LED4CH在线购买

供应商	器件名称	价格	最低购买	库存
	STEVAL385LED4CH	-	-	点击查看	点击购买

LED Lighting Development Tools STLUX385A 200W 4-LED 250mA to 1A Demo BRD

参数名称	属性值
产品种类 Product Category	LED Lighting Development Tools
制造商 Manufacturer	ST(意法半导体)
RoHS	Details
产品 Product	Demonstration Boards
用于 For Use With	STLUX385A
系列 Packaging	Bulk
Description/Function	A complete and configurable solution to manage four independent high brightness LED channels using the STLUX385A digital controller
Output Current	250 mA to 1000 A
工厂包装数量 Factory Pack Quantity	1

如何在RedCycloneII上配置SDRAM clk的phase shift？: 刚开始使用CycloneII FPGA，和朋友借了一块RedCycloneII板（FPGA是EP1C6Q240C8），但是资料光盘找不到了。在尝试在RedCycloneII上把NIOS跑起来。不过不知道该把SDRAM clk的phase shift配成什么值合适，试了几个值都不行。哪位大虾以前成功过？配的是什么值？听说Altera网站上有文档讲怎么估算phase shift，但是没有找到。哪位大虾...; eeleader FPGA/CPLD

招聘硬件工程师: 上海东现船舶设备有限公司招聘硬件工程师，要求如下：1. 精通模电，数电。2. 5年以上的硬件开发经验，有EMC经验更佳。3. 熟悉现场总线，如can总线。4. 熟悉arm且有项目经验。5. 有测控或仪器仪表行业经验有限考虑。工作地点：上海徐汇区。一经录用，待遇从优。有意者可发简历到：limh0316@163.com 或加QQ: 576192229交流。...; 怎么会这样求职招聘

《嵌入式实时操作系统μC/OS原理与实践》推荐: [b]《嵌入式实时操作系统μC/OS原理与实践》的特点在于1.详细的代码解析，从TCB等数据结构到流程图到示例代码2.有VC下的仿真代码[url=http://blog.sina.com.cn/s/blog_9cc4819101014du8.html]http://blog.sina.com.cn/s/blog_9cc4819101014du8.html[/url]3.有网上的视频教程，在土豆、优...; llpanda 实时操作系统RTOS

stm32f2+DP83848 lwip socket例程: [i=s] 本帖最后由 jeansonm 于 2014-2-27 18:08 编辑 [/i][font=Tahoma, Helvetica, SimSun, sans-serif]金龙207开发板网络例程：[/font][font=Tahoma, Helvetica, SimSun, sans-serif][/font][font=Tahoma, Helvetica, SimSun, sans-s...; jeansonm stm32/stm8

C2000系CMD文件的配置理解: [color=#333333][font=Arial][size=14px]工程上因为CMD配置较差引起的问题确实不少，重新学了下CMD的理论写了些心得与网友共享，还请批评指教。[/size][/font][/color][color=#333333][font=Arial][size=14px]CMD的专业名称叫链接器配置文件，是存放链接器的配置信息的，我们简称为命令文件，其中比较关键的就是ME...; 灞波儿奔微控制器 MCU

关于block ram的综合问题: 我在代码里例化了3个block ram,第一个128x144(width x depth)，共18432bit(18k)，综合出来却用了4个36k的block ram；第二个128x36，共4608bit(4.5k)，综合出来用了2个36k的block ram；第三个32x96，共3072bit(3k)，综合出来用了1个18k的block ram。也就是说，总共综合出6个36k的ram,，1个18...; 超自然 FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多